ZHCSVG2J September   2004  – June 2025 LMV341 , LMV342 , LMV344

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性：V+ = 2.7V
    6. 5.6 电气特性：V+ = 5V
    7. 5.7 关断特性：V+ = 2.7V
    8. 5.8 关断特性：V+ = 5V
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 PMOS 输入级
      2. 6.3.2 CMOS 输出级
      3. 6.3.3 关断
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
  9. 8 电源相关建议
  10. 9 布局
    1. 9.1 布局指南
    2. 9.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

9.1 布局指南

为了实现器件的出色工作性能，请采用良好的 PCB 布局实践，包括：

  • 噪声可通过全部电路电源引脚以及运算放大器自身传入模拟电路。旁路电容用于通过为局部模拟电路提供低阻抗电源，以降低耦合噪声。
    • 在每个电源引脚和接地端之间连接低等效串联电阻 (ESR) 0.1μF 陶瓷旁路电容器，并尽量靠近器件放置。针对单电源应用，V+ 与接地端之间可以接入单个旁路电容器。
  • 将电路中模拟和数字部分单独接地是最简单和最有效的噪声抑制方法之一。多层 PCB 上的一层或多层通常专门用于作为接地平面。接地层有助于散热和减少 EMI 噪声拾取。确保对数字接地和模拟接地进行物理隔离，同时应注意接地电流。
  • 为了减少寄生耦合，应让输入布线尽可能远离电源或输出布线。如果无法将这些布线分开，最好让敏感走线与有噪声的走线垂直相交，比平行走线要好得多。
  • 外部元件应尽量靠近器件放置。如 布局示例 部分中所示，使 RF 和 RG 接近反相输入可最大限度地减小寄生电容。
  • 尽可能缩短输入走线的长度。切记，输入布线是电路中最敏感的部分。
  • 考虑在关键布线周围设定驱动型低阻抗保护环。这样可显著减少附近布线在不同电势下产生的漏电流。