ZHCSTT8B November   2023  – December 2024 SN74AC573-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 计时特性
    7. 5.7 开关特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 平衡 CMOS 三态输出
      2. 6.3.2 锁存逻辑
      3. 6.3.3 标准 CMOS 输入
      4. 6.3.4 钳位二极管结构
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
    3. 7.3 设计要求
      1. 7.3.1 电源注意事项
      2. 7.3.2 输入注意事项
      3. 7.3.3 输出注意事项
    4. 7.4 详细设计过程
    5. 7.5 应用曲线
    6. 7.6 电源相关建议
    7. 7.7 布局
      1. 7.7.1 布局指南
      2. 7.7.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

3 说明

SN74AC573-Q1 包含八个具有共享三态输出和锁存控制的透明 D 型锁存器。

封装信息
器件型号封装(1)封装尺寸(2)本体尺寸(3)
SN74AC573-Q1 DGS（VSSOP，20） 5.10mm x 4.9mm 5.10mm x 3mm
PW（TSSOP，20） 6.5mm × 6.4mm 6.50mm x 4.40mm
RKS（WQFN，20）4.5mm × 2.5mm4.5mm × 2.5mm
(1) 有关更多信息，请参阅节 10。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）
(3) 本体尺寸（长 × 宽）为标称值，不包括引脚。
SN74AC573-Q1 逻辑图（正逻辑）逻辑图（正逻辑）