ZHCSSW9E September   2003  – October 2024 SN74AHC1G32-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性，VCC = 3.3V ± 0.3V
    7. 5.7 开关特性，VCC = 5V ± 0.5V
    8. 5.8 工作特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 标准 CMOS 输入
      2. 7.3.2 平衡 CMOS 推挽式输出
      3. 7.3.3 钳位二极管结构
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

6 参数测量信息

SN74AHC1G32-Q1 负载电路和电压波形
A. CL 包括探头和夹具电容。
B. 波形 1 用于具有内部条件的输出，使得输出为低电平，除非被输出控制禁用。波形 2 用于具有内部条件的输出，使得输出为高电平，除非被输出控制禁用。
C. 所有输入脉冲由具有以下特性的发生器提供：PRR ≤ 1MHz，ZO = 50Ω，tr ≤ 3ns，tf ≤ 3ns。
D. 一次测量一个输出，每次测量一个输入转换。
E. 并非所有参数和波形都适用于所有器件。
图 6-1 负载电路和电压波形
测试 S1
tPLH/tPHL 开路
tPLZ/tPZL VCC
tPHZ/tPZH GND
漏极开路 VCC