• Menu
  • Product
  • Email
  • PDF
  • Order now

  • ADS921x 具有全差分 ADC 输入驱动器的双通道同步采样 18 位 20MSPS SAR ADC

    • ZHCSR17B January   2023  – May 2024 ADS9217 , ADS9218 , ADS9219

      PRODMIX  

  • CONTENTS
  • SEARCH
  • ADS921x 具有全差分 ADC 输入驱动器的双通道同步采样 18 位 20MSPS SAR ADC
  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  热性能信息
    4. 5.4  建议运行条件
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  开关特性
    8. 5.8  时序图
    9. 5.9  典型特性：所有器件
    10. 5.10 典型特性：ADS9219
    11. 5.11 典型特性：ADS9218
    12. 5.12 典型特性：ADS9217
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入
      2. 6.3.2 模拟输入带宽
      3. 6.3.3 ADC 传递函数
      4. 6.3.4 基准电压
      5. 6.3.5 温度传感器
      6. 6.3.6 数据平均
      7. 6.3.7 数字下变频器
      8. 6.3.8 数据接口
        1. 6.3.8.1 数据帧宽度
        2. 6.3.8.2 同步多个 ADC
        3. 6.3.8.3 数据接口测试图形
          1. 6.3.8.3.1 固定图形
          2. 6.3.8.3.2 交替测试图形
          3. 6.3.8.3.3 数字斜坡
      9. 6.3.9 ADC 采样时钟输入
    4. 6.4 器件功能模式
      1. 6.4.1 复位
      2. 6.4.2 断电选项
      3. 6.4.3 正常运行
      4. 6.4.4 初始化序列
    5. 6.5 编程
      1. 6.5.1 寄存器写入
      2. 6.5.2 寄存器读取
      3. 6.5.3 多个器件：SPI 配置的菊花链拓扑
        1. 6.5.3.1 菊花链中的寄存器写入
        2. 6.5.3.2 菊花链中的寄存器读取
  8. 7 寄存器映射
    1. 7.1 寄存器组 0
    2. 7.2 寄存器组 1
    3. 7.3 寄存器组 2
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 ≤20kHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 ≤100kHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 应用曲线
      3. 8.2.3 ≤1MHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 8.2.3.1 设计要求
        2. 8.2.3.2 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 机械数据
  13. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

ADS921x 具有全差分 ADC 输入驱动器的双通道同步采样 18 位 20MSPS SAR ADC

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

下载最新的英语版本

1 特性

  • 高速和低功耗：
    • ADS9219：20MSPS/通道、187mW/通道
    • ADS9218：10MSPS/通道、146mW/通道
    • ADS9217：5MSPS/通道、95mW/通道
  • 双通道同步采样
  • 特性集成：
    • 集成式 ADC 驱动器
    • 集成式精密基准
    • 共模电压输出缓冲器
  • 高性能：
    • 18 位，无丢码
    • INL：±1LSB，DNL：±0.75LSB
    • SNR：95.5dB 和 104.5dB SNR，此时 OSR = 16
  • 宽输入带宽：
    • ADS9219：135MHz (-3dB)
    • ADS9218：90MHz (-3dB)
    • ADS9217：45MHz (-3dB)
  • 串行 LVDS 接口：
    • SDR 和 DDR 输出模式
    • 同步时钟和数据输出
  • 更宽的工作温度范围：-40°C 至 +125°C

2 应用

  • 功率分析仪

  • 源测量单元 (SMU)
  • 船用设备
  • 伺服驱动器位置反馈
  • 直流电源、交流电源、电子负载

3 说明

ADS921x 是一个带有集成驱动器的 18 位、高速、双通道、同步采样的模数转换器 (ADC) 系列，适用于 ADC 输入。集成的 ADC 驱动器可简化信号链，降低精密应用的功耗，并支持超出 1MHz 的高频信号。集成 ADC 基准缓冲器无需外部去耦电容器，因此针对宽带宽应用进行了优化。

ADS921x 使用串行 LVDS (SLVDS) 数据接口，可实现高速数字通信，同时更大限度地降低数字开关噪声。可以使用每个 ADC 通道的单独 SLVDS 输出或两个 ADC 通道的一个 SLVDS 输出来读取双通道 ADC 数据。

封装信息
器件型号 封装(1) 封装尺寸(2)
ADS9218 RHA（VQFN，40） 6mm × 6mm
ADS9219 (3) RHA（VQFN，40） 6mm × 6mm
ADS9217 (4) RHA（VQFN，40） 6mm × 6mm
(1) 如需更多信息，请参阅机械、封装和可订购信息。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 预告信息器件（非“量产数据”）。
(4) 预发布器件（非量产数据）。
ADS9217 ADS9218 ADS9219 器件框图 器件框图

4 引脚配置和功能

图 4-1 RHA 封装，6mm × 6mm，40 引脚 VQFN（顶视图）
引脚功能
引脚 类型(1) 说明
名称 编号
AINAM 4 I ADC A 的负模拟输入。
AINAP 3 I ADC A 的正模拟输入。
AINBM 8 I ADC B 的负模拟输入。
AINBP 7 I ADC B 的正模拟输入。
AVDD_5V 1、10 P 5V 模拟电源引脚。
CS 17 I 配置接口的片选输入引脚；低电平有效。
DCLKM 23 O 负差分数据时钟输出。在 DCLKP 和 DCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
DCLKP 24 O 正差分数据时钟输出。在 DCLKP 和 DCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
DOUTAM 27 O 负差分数据输出。在 DOUTAP 和 DOUTAM 之间靠近接收器的位置连接一个 100Ω 电阻器。
在双路模式下发送 ADC A 数据。
在单路模式下发送 ADC A 和 ADC B 数据。
DOUTAP 28 O 与 ADC A 对应的正差分数据输出。在 DOUTAP 和 DOUTAM 之间靠近接收器的位置连接一个 100Ω 电阻器。
在双路模式下发送 ADC A 数据。
在单路模式下发送 ADC A 和 ADC B 数据。
DOUTBM 25 O 与双路模式对应的负差分数据输出。在 DOUTBP 和 DOUTBM 之间靠近接收器的位置连接一个 100Ω 电阻器。未在单路模式下使用。
DOUTBP 26 O 与双路模式下的 ADC B 对应的正差分数据输出。在 DOUTBP 和 DOUTBM 之间靠近接收器的位置连接一个 100Ω 电阻器。未在单路模式下使用。
FCLKM 29 O 负差分数据帧时钟输出。在 FCLKP 和 FCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
FCLKP 30 O 正差分数据帧时钟输出。在 FCLKP 和 FCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
GND 2、9、12、15、34、38 P 接地。
PWDN 22 I 断电控制；低电平有效。如果未使用，则连接到 VDD_1V8。
REFIO 39 I/O 内部基准电压输出。外部基准电压输入。将 10µF 去耦电容器连接到 REFM。
REFM 6、11、40 P 基准接地。连接至 GND。
RESET 21 I 复位输入；低电平有效。如果未使用，则连接到 VDD_1V8。
SCLK 18 I 配置接口的串行时钟输入。
SDI / EXTREF 19 I SDI 是一个多功能逻辑输入；引脚功能由 SPI_EN 引脚决定。SDI 具有一个连接至 GND 的内部 100kΩ 下拉电阻。SPI_EN = 0b：SDI 是在内部或外部基准之间进行选择的逻辑输入。将 SDI 连接到 GND 以提供外部基准。将 SDI 连接到 VDD_1V8 以提供内部基准。SPI_EN = 1b：配置接口的串行数据输入
SDO 20 O 配置接口的串行数据输出。
SMPL_CLKM 31 I ADC 采样时钟输入。LVDS 采样时钟的负差分输入。针对 CMOS 采样时钟，将此引脚连接至 GND。
SMPL_CLKP 32 I ADC 采样时钟输入。LVDS 采样时钟的正差分输入。CMOS 采样时钟的时钟输入。
SMPL_SYNC 33 I 内部均值滤波器的同步输入。
如果未使用则连接至 GND。有关如何使用 SMPL_SYNC 引脚的信息，请参阅同步多个 ADC 部分。
SPI_EN 16 I 启用 SPI 接口配置的控制；高电平有效。
将上拉电阻器连接到 VDD_1V8 以保持配置接口启用。如果未使用 SPI 配置，则连接至 GND。当 SPI_EN = 0 时，通过 SDI/EXTREF 引脚选择基准电压。
散热焊盘 — P 外露散热焊盘连接至 GND。
VCMOUT 5 O 共模电压输出。使用 VCMOUT 设置 ADC 输入端的共模电压。将 1µF 去耦电容器连接到 GND。
VDD_1V8 13、14、35、36、37 P 1.8V 电源。将 1μF 和 0.1μF 去耦电容器连接到 GND。
(1) I = 输入，O = 输出，I/O = 输入或输出，G = 接地，P = 电源。

5 规格

5.1 绝对最大额定值

在工作环境温度范围内测得（除非另有说明）(1)
最小值 最大值 单位
VDD_1V8 至 GND -0.3 2.1 V
AVDD_5V 至 GND -0.3 5.5 V
AINAP、AINAM、AINBP 和 AINBM 至 GND GND – 0.3 AVDD_5V + 0.3 V
REFIO 至 REFM REFM – 0.3 AVDD_5V + 0.3 V
数字输入至 GND GND – 0.3 VDD_1V8 + 0.3 V
REFM 至 GND -0.3 0.3 V
输入电流到电源引脚外的任意引脚(2) -10 10 mA
结温，TJ -40 150 °C
贮存温度，Tstg -60 150 °C
(1) 超出绝对最大额定值 运行可能会对器件造成永久损坏。绝对最大额定值 并不表示器件在这些条件下或在建议运行条件 以外的任何其他条件下能够正常运行。如果超出建议运行条件 但在绝对最大额定值 范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
(2) 必须将引脚电流限制在 10mA 或以下。

5.2 ESD 等级

值 单位
V(ESD) 静电放电 人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001，模拟输入引脚 AINAP、AINAM、AINBP 和 AINBM(1) ±2000 V
人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001，其他所有引脚(1) ±1000
充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准，所有引脚(2) ±500
(1) JEDEC 文档 JEP155 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

5.3 热性能信息

热指标(1) ADS921x 单位
RHA (VQFN)
40 引脚
RθJA 结至环境热阻 25.8 °C/W
RθJC(top) 结至外壳（顶部）热阻 13.3 °C/W
RθJB 结至电路板热阻 7.5 °C/W
ΨJT 结至顶部特征参数 0.1 °C/W
ΨJB 结至电路板特征参数 7.4 °C/W
RθJC(bot) 结至外壳（底部）热阻 1.1 °C/W
(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标 应用手册。

5.4 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
电源
AVDD_5V 电源 AVDD_5V 至 GND 4.75 5 5.25 V
VDD_1V8 电源 VDD_1V8 至 GND 1.75 1.8 1.85 V
基准电压
VREF 基准电压至 ADC 外部基准 4.076 4.096 4.116 V
模拟输入
VIN 绝对输入电压 AINx(1) 至 GND VCM – 1.6 VCM + 1.6 V
FSR 满标量程输入范围 (AINAP – AINAM) 和
(AINBP – AINBM)  		 -3.2 3.2 V
VCM 共模输入范围(2) (AINAP + AINAM) / 2 和
(AINBP + AINBM) / 2 		 VCMOUT – 0.05 VCMOUT + 0.05 V
温度范围
TA 环境温度 -40 25 125 °C
(1) AINx 指模拟输入 AINAP、AINAM、AINBP 和 AINBM。
(2) 如果输入共模电压超过规格，则 ADC 通道断电。

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale