Data Sheet
AM62x Sitara™ 处理器
本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。
1 特性
处理器内核：
- 多达四核 64 位 Arm® Cortex®-A53 微处理器子系统，性能高达 1.4GHz
- 四核 Cortex-A53 集群（具有 512KB L2 共享缓存，包括 SECDED ECC）
- 每个 A53 内核包含具有 SECDED ECC 功能的 32KB L1 DCache 和具有奇偶校验保护的 32KB L1 ICache
- 频率高达 400MHz 的单核 Arm® Cortex®-M4F MCU
- 具有 SECDED ECC 的 256KB SRAM
- 专用器件/电源管理器
多媒体：
- 显示子系统
- 双显示支持
- 每个显示屏 1920x1080 @ 60fps
- 1 个 2048x1080 + 1 个 1280x720
- 高达 165MHz 的像素时钟支持，每个显示屏具有独立 PLL
- OLDI（4 通道 LVDS - 2x）和 DPI（24 位 RGB LVCMOS）
- 支持定帧检测和 MISR 数据检查等安全功能
- 3D 图形处理单元
- 每个时钟 1 个像素或更高
- 填充率大于 500 百万像素/秒
- >500 百万像素/秒，>8 个 GFLOP
- 支持至少 2 个合成层
- 支持高达 2048x1080 @60fps 的分辨率
- 支持 ARGB32、RGB565 和 YUV 格式
- 支持 2D 图形
- OpenGL ES 3.1、Vulkan 1.2
- 一个 4 通道摄像头串行接口 (CSI-Rx) 以及 DPHY
- 符合 MIPI® CSI-2 v1.3 标准 + MIPI D-PHY 1.2
- 支持高达 2.5Gbps 的 1、1、3 或 4 数据通道模式
- ECC 验证/校正和 RAM 上的 CRC 校验+ ECC
- 虚拟通道支持（多达 16 个）
- 能够通过 DMA 将流数据直接写入 DDR
存储器子系统：
- 高达 816KB 的片上 RAM
- 具有 SECDED ECC 的 64KB 片上 RAM (OCSRAM)，可以分为更小的存储器组，以 32KB 为增量递增，最多可支持 2 个独立的存储器组
- SMS 子系统中具有 SECDED ECC 的 256KB 片上 RAM
- SMS 子系统中具有 SECDED ECC 的 176KB 片上 RAM，用于 TI 安全固件
- Cortex-M4F MCU 子系统中具有 SECDED ECC 的 256KB 片上 RAM
- 器件/电源管理器子系统中具有 SECDED ECC 的 64KB 片上 RAM
- DDR 子系统 (DDRSS)
- 支持 LPDDR4、DDR4 存储器类型
- 具有内联 ECC 的 16 位数据总线
- 支持高达 1600MT/s 的速度
- 最大可寻址范围
- 8GB（对于 DDR4）
- 4GB（对于 LPDDR4）
功能安全：
- 以符合功能安全标准为目标 [工业]
- 专为功能安全应用开发
- 将提供相关文档来协助进行符合 IEC 61508 标准的功能安全系统设计
- 致力于让系统能力达到 SIL-3 级
- 致力于让硬件完整性高达 SIL-2 级
- 安全相关认证
- 计划通过 TUV SUD 的 IEC 61508 认证
- 以符合功能安全标准为目标 [汽车]
- 专为功能安全应用开发
- 将提供相关文档来协助进行符合 ISO 26262 标准的功能安全系统设计
- 系统可满足 ASIL D 等级要求
- 以硬件完整性高达 ASIL B 级为目标
- 安全相关认证
- 计划通过 TUV SUD 的 ISO 26262 认证
- 符合 AEC-Q100 标准
信息安全：
- 支持安全启动
- 硬件强制可信根 (ROT)
- 支持通过备用密钥转换 RoT
- 支持接管保护、IP 保护和防回滚保护
- 支持可信执行环境 (TEE)
- 基于 Arm TrustZone® 的 TEE
- 可实现隔离的广泛防火墙支持
- 安全监视器/计时器/IPC
- 安全存储支持
- 支持回放保护存储器块 (RPMB)
- 具有用户可编程 HSM 内核的专用安全控制器以及用于隔离式处理的专用安全 DMA 和 IPC 子系统
- 支持加密加速
- 会话感知型加密引擎可基于输入数据流自动切换密钥材料
- 支持加密内核
- AES – 128/192/256 位密钥大小
- SHA2 – 224/256/384/512 位密钥大小
- 具有真随机数生成器的 DRBG
- 可在 RSA/ECC 处理中提供帮助的 PKA（公钥加速器），支持安全启动
- 会话感知型加密引擎可基于输入数据流自动切换密钥材料
- 调试安全性
- 受安全软件控制的调试访问
- 安全感知调试
PRU 子系统：
- 运行频率高达 333MHz 的双核可编程实时单元子系统 (PRUSS)
- 用于驱动 GPIO 以实现周期精确的协议，例如：
- 通用输入/输出 (GPIO)
- UART
- I2C
- 外部 ADC
- 每个 PRU 16KB 程序存储器，具有 SECDED ECC
- 每个 PRU 8KB 数据存储器，具有 SECDED ECC
- 具有 SECDED ECC 的 32KB 通用存储器
- CRC32/16 硬件加速器
- 具有 3 组 30 x 32 位寄存器的暂存存储器
- 1 个工业 64 位计时器，具有 9 个捕捉事件和 16 个比较事件以及慢速和快速补偿
- 1 个中断控制器 (INTC)，至少支持 64 个输入事件
高速接口：
- 支持集成以太网交换机（总共 2 个外部端口）
- RMII (10/100) 或 RGMII (10/100/1000)
- IEEE1588（附件 D、E 和 F，及 802.1AS PTP）
- 第 45 条 MDIO PHY 管理规范
- 基于 ALE 引擎的数据包分类器，具有 512 个分类器
- 基于优先级的流量控制
- 时间敏感型网络 (TSN) 支持
- 四个 CPU 硬件中断节奏
- 硬件中的 IP/UDP/TCP 校验和卸载
- 两个 USB2.0 端口
- 可配置为 USB 主机、USB 外设或 USB 双角色器件（DRD 模式）的端口
- 集成了 USB VBUS 检测
- 支持通过 USB 进行跟踪
通用连接：
- 9 个通用异步接收器/发送器 (UART)
- 5 个串行外设接口 (SPI) 控制器
- 6 个内部集成电路 (I2C) 端口
- 3 个多通道音频串行端口 (McASP)
- 高达 50MHz 的发送和接收时钟
- 3 个 McASP 上具有多达 16/10/6 个串行数据引脚并具有独立的 TX 和 RX 时钟
- 支持时分多路复用 (TDM)、内部 IC 声音 (I2S) 和类似格式
- 支持数字音频接口传输（SPDIF、IEC60958-1 和 AES-3 格式）
- 用于发送和接收的 FIFO 缓冲器（256 字节）
- 支持音频基准输出时钟
- 3 个增强型 PWM 模块 (ePWM)
- 3 个增强型正交编码器脉冲模块 (eQEP)
- 3 个增强型捕捉模块 (eCAP)
- 通用 I/O (GPIO)，所有 LVCMOS I/O 均可配置为 GPIO
- 3 个支持 CAN-FD 的控制器局域网 (CAN) 模块
- 符合 CAN 协议 2.0A、B 和 ISO 11898-1 标准
- 完全支持 CAN FD（最多 64 个数据字节）
- 消息 RAM 的奇偶校验/ECC 检查
- 速度高达 8Mbps
媒体和数据存储：
- 3 个多媒体卡/安全数字® (MMC/SD®) 接口
- 1 个 8 位 eMMC 接口，速度高达 HS200
- 2 个高达 UHS-I 的 4 位 SD/SDIO 接口
- 与 eMMC 5.1、SD 3.0 和 SDIO 3.0 版兼容
- 1 个高达 133MHz 的通用存储器控制器 (GPMC)
- 灵活的 8 位和 16 位异步存储器接口，具有多达四个芯片（22 位地址）选择（NAND、NOR、Muxed-NOR 和 SRAM）
- 使用 BCH 代码，支持 4 位、8 位或 16 位 ECC
- 使用海明码来支持 1 位 ECC
- 错误定位器模块 (ELM)
- 与 GPMC 配合使用，以找到来自伴随多项式的数据错误（在使用 BCH 算法时生成）的地址
- 根据 BCH 算法，支持 4 位、8 位和 16 位每 512 字节块错误定位
- 具有 DDR/SDR 支持的 OSPI/QSPI
- 支持串行 NAND 和串行 NOR 闪存器件
- 支持 4GB 存储器地址
- 具有可选实时加密的 XIP 模式
电源管理：
- 器件/电源管理器支持多种低功耗模式
- 部分 IO 支持 CAN/GPIO/UART 唤醒
- DeepSleep
- 仅 MCU
- 待机
- Cortex-A53 的动态频率缩放
优化的电源管理解决方案：
- 推荐的 TPS65219 电源管理 IC (PMIC)
- 专为满足器件电源要求而设计的配套 PMIC
- 灵活的映射和出厂编程配置，支持多种不同的用例
引导选项：
- UART
- I2C EEPROM
- OSPI/QSPI 闪存
- GPMC NOR/NAND 闪存
- NAND 串行闪存
- SD 卡
- eMMC
- 从大容量存储设备进行 USB（主机）引导
- 从外部主机进行 USB（设备）引导（DFU 模式）
- 以太网
技术/封装：
- 16nm 技术
- 13mm x 13mm、0.5mm 间距、425 引脚 FCCSP BGA (ALW)
- 17.2mm x 17.2mm、0.8mm 间距、441 引脚 FCBGA (AMC)
2 应用
- 人机界面 (HMI)
- 零售自动化
- 驾驶员监控系统 (DMS/OMS)/车内监控 (ICM)
- 远程信息处理控制单元 (TCU)
- 3D 点云
- 车辆对基础设施 (V2V)/车辆对车辆 (V2X)
- 3D 可重构汽车仪表组
- 电器用户界面和连接
- 医疗设备
3 说明
低成本 AM62x Sitara™ MPU 系列应用处理器专为 Linux® 应用开发而构建。凭借可扩展的 Arm® Cortex®-A53 性能和嵌入式功能，例如双显示支持和 3D 图形加速，以及一组广泛的外设，AM62x 器件非常适合广泛的工业和汽车应用，同时还提供智能功能和优化的电源架构。
其中的一些应用包括：
- 工业 HMI
- 电动汽车充电站
- 非接触式楼宇门禁
- 驾驶员监控系统
AM62x Sitara™ 处理器的 13mm x 13mm 封装 (ALW) 型号是工业级处理器，而 17.2mm x 17.2mm 封装 (AMC) 型号则满足 AEC-Q100 汽车标准。可以使用集成的 Cortex-M4F 内核和专用外设来满足工业和汽车功能安全要求，这些内核和外设均可与 AM62x 处理器的其余部分隔离。
3 端口千兆以太网交换机具有一个内部端口和两个外部端口，支持时间敏感网络 (TSN)。该器件上的附加 PRU 模块可为客户自己的用例提供实时 I/O 功能。此外，AM62x 中包含大量外设，可实现系统级连接，例如：USB、MMC/SD、摄像头接口、OSPI、CAN-FD 和 GPMC，用于将主机接口并行连接到外部 ASIC/FPGA。AM62x 器件还通过内置硬件安全模块 (HSM) 支持安全启动来实现 IP 保护，并为便携式和功耗敏感型应用提供高级电源管理支持
AM62x 处理器系列中的产品：
- AM625 – 具有基于 Arm® Cortex®-A53 的边缘 AI 和全高清双显示的人机交互 SoC
- AM625-Q1 – 适用于数字仪表组且具有嵌入式安全功能的汽车显示 SoC
- AM623 – 具有基于 Arm® Cortex®-A53 的对象和手势识别功能的物联网 (IoT) 和网关 SoC
- AM620-Q1 – 具有嵌入式安全功能的汽车计算 SoC，适用于驾驶员监控、网络和 V2X 系统
封装信息
| 器件型号 | 封装(1) | 封装尺寸(2) |
|---|---|---|
| AM625 | ALW（FCCSP BGA，425） | 13 mm × 13 mm |
| AM625-Q1 | AMC（FCBGA，441） | 17.2mm × 17.2mm |
| AM623 | ALW（FCCSP BGA，425） | 13 mm × 13 mm |
| AM620-Q1 | AMC（FCBGA，441） | 17.2 mm x 17.2 mm |
(1) 如需了解更多信息，请参阅机械、封装和可订购信息。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
3.1 功能方框图
图 3-1 展示了器件的功能方框图。
注： 要了解 TI 软件开发套件 (SDK) 目前支持的器件功能，请搜索位于“Downloads”选项卡选项中的 AM62x 软件构建表，在 Processor-SDK-AM62x 上提供。
图 3-1 功能方框图4 修订历史记录
All Revision History Changes Intro HTMLNovember 12, 2022 to June 15, 2023 (from RevisionA (NOVEMBER 2022)to RevisionB (JUNE 2023))
- 通篇：将文档产品状态从“混合量产状态”更改为“量产数据”，其中 ALW 和 AMC 封装器件均完全符合量产数据要求Go
- 通篇：为支持 17.2mm × 17.2mm AMC 封装的 AM625-Q1 和 AM620-Q1 器件添加了汽车 AEC - Q100 器件特定信息Go
- （特性）：将 CSI 数据速率从 2.5Gbps 更改为 1.5Gbps，以便与 CSI-2 时序部分中定义的速率一致Go
- （特性）：更新了安全功能以阐明支持的内容Go
- （特性）：在描述 MMC/SD 特性的第一个要点中添加了多媒体卡 (MMC)Go
- （说明）：添加了 AM625-Q1 和 AM620-Q1 并更新了每个器件的说明Go
- （封装信息）：更新了表以便与新的内容标准一致，并添加了汽车“-Q1”器件Go
- （功能方框图）：添加了软件构建表注释Go
- （器件比较）：向 AM625 列添加了 AM625-Q1，并为 AM620-Q1 器件添加了新列Go
- （器件比较）：更正了 JTAG 用户 ID 寄存器的名称Go
- （引脚连接要求）：更新了第二个注释，以包含“无连接”的含义Go
- （引脚连接要求）：更新了“连接要求”表格后面注释的第二段。该更新阐明了可配置器件 IO 的运行情况，并介绍了为防止浮动信号损坏器件输入缓冲器而必须采取的预防措施Go
- （未通过 AEC - Q100 认证的器件的 ESD 等级）：更改了标题以阐明该表中定义的 ESD 等级适用于未通过 AEC - Q100 认证的器件Go
- （采用 AMC 封装且通过 AEC - Q100 认证的器件的 ESD 等级）：更改了标题以阐明该表中定义的 ESD 等级仅适用于采用 AMC 封装且通过 AEC - Q100 认证的器件Go
- （建议运行条件）：为 VDD_CANUART 和 VDDSHV_CANUART 分别创建了表注Go
- （运行性能点）：将速度等级“S”和“T”的最大器件/电源管理器 (Cortex-R5F) 工作频率从 800 更改为 400Go
- （DDR 电气特性）：添加了对相应 JEDEC 标准的引用Go
- （上电时序）：添加了“上电时序 – 电源/信号分配”表以及波形引用和注释。为 VDD_CANUART 添加了一个新波形，以显示由单独的常开型电源供电时相对于 VDD_CORE 的序列要求Go
- （下电时序）：添加了“下电时序 – 电源/信号分配”表以及波形引用和注释。为 VDD_CANUART 添加了一个新波形，以显示由单独的常开型电源供电时相对于 VDD_CORE 的序列要求Go
- （MCU_RESETSTATz 和 RESETSTATz 开关特性）：将参数 RST13 的最小值从“0”更改为“960”。Go
- （LFXOSC 运行模式）：将旁路模式的 PD_C 值从“X”更改为“0”Go
- （DSS 开关特性）：向参数 D2、D3、D4 和 D5 添加了外部像素时钟模式“EXTPCLKIN”。还将参数 D2 和 D3 的“内部 PLL”模式最小值从“0.0475P”更改为“0.0475P - 0.3”Go
- (MCASP)：更新了每个 AHCLKR/X 表注 ，以包含时钟源选项的 TRM 引用。还通过将“MCASP[x]_ACLKR/X”更改为“MCASP[x]_AHCLKR/X”，纠正了与每个时序图中第一个波形相关的信号名称的印刷错误Go
- （MMC0 DLL 延迟映射）：更改了旧 SDR 和高速 SDR 模式的 OTAPDLYENA 和 OTAPDLYSEL 值Go
- （所有时序模式的 MMC1/MMC2 DLL 延迟映射）：将“UHS-I DR50”模式名称更改为“UHS-I DDR50”以更正印刷错误Go
- （OSPI 开关特性 – PHY 数据训练）：向 OSPI0_CLK 周期时间参数 (O1) 添加了最大值，以定义 133MHz 的最小工作频率。还更新了注释 1 和注释 4，其中注释 1 中的 OSPI_CLK 周期时间引用中添加了“（以 ns 为单位）”，并将注释 4 中的“refclk”更改为“基准时钟”，以使其与 TRM 中使用的时钟名称相匹配Go
- （OSPI0 开关特性 – PHY SDR 模式）：更新了注释 1 和注释 4，其中注释 1 中的 OSPI_CLK 周期时间引用中添加了“（以 ns 为单位）”，并将注释 4 中的“refclk”更改为“基准时钟”，以使其与 TRM 中使用的时钟名称相匹配Go
- （OSPI0 开关特性 - PHY DDR 模式）：更新了注释 1 和注释 4，其中注释 1 中的 OSPI_CLK 周期时间参考添加了“in ns”，并将注释 4 中的“refclk”更改为“基准时钟”，以使其与 TRM 中使用的时钟名称相匹配Go
- （OSPI0 时序要求 – Tap SDR 模式）：更新了与参数 O19 和 O20 中的最小设置和最小保持公式相关的常数值。还更新了注释 2，将“refclk”更改为“基准时钟”，以使其与 TRM 中使用的时钟名称相匹配Go
- （OSPI0 开关特性 – Tap SDR 模式）：更新了注释 1 和注释 4，其中注释 1 中的 OSPI_CLK 周期时间引用中添加了“（以 ns 为单位）”，并将注释 4 中的“refclk”更改为“基准时钟”，以使其与 TRM 中使用的时钟名称相匹配Go
- （OSPI0 时序要求 – Tap DDR 模式）：更新了与参数 O13 和 O14 中的最小设置和最小保持公式相关的常数值。还更新了注释 2 ，将“refclk”更改为“基准时钟”，以使其与 TRM 中使用的时钟名称相匹配。Go
- （OSPI0 开关特性 – Tap DDR 模式）：更新了参数 O6 中的最小数据输出延迟和最大数据输出延迟公式。还更新了注释 1 和注释 5，其中注释 1 中的 OSPI_CLK 周期时间引用中添加了“（以 ns 为单位）”，并将注释 5 中的“refclk”更改为“基准时钟”，以使其与 TRM 中使用的时钟名称相匹配Go
- （PRUSS PRU 开关特性 - 直接输出模式）：将 GPO 到 GPO 参数 (PRDO1) 的最大偏斜值从 3ns 更改为 2nsGo
- （PRUSS UART 开关特性）：向起始位低脉冲宽度参数 (4) 添加了最大值和单位Go
- （器件命名规则）：更新了第一段中的可订购器件型号示例，删除了“X”前缀Go
- （器件命名规则）：将最后一段中的“ALV 封装类型”更改为“ALW 或 AMC 封装类型”Go
- （器件命名约定）：添加了 AM620x 器件Go
- （器件命名约定）：将“ppp”更改为“PPP”以匹配“标准封装编号法”图中使用的大写字母Go
5 器件比较
表 5-1 对各器件进行了比较，突出显示了其中的差异。
注： 此表中所列特性的可用性是共享 IO 引脚的函数，在函数中，与许多特性相关的 IO 信号会多路复用到有限数量的引脚。应使用 SysConfig 工具为引脚分配信号功能。这将帮助您更好地理解与引脚多路复用相关的限制。
注： 要了解 TI 软件开发套件 (SDK) 目前支持的器件功能，请搜索位于“Downloads”选项卡选项中的 AM62x 软件构建表，在 Processor-SDK-AM62x 上提供。
表 5-1 器件比较
| 特性 | 参考 名称 |
AM625、AM625-Q1 | AM623 | AM620-Q1 | ||||||
|---|---|---|---|---|---|---|---|---|---|---|
| AM6254 | AM6252 | AM6251 | AM6234 | AM6232 | AM6231 | AM6204 | AM6202 | AM6201 | ||
| WKUP_MMR0_JTAG_USER_ID[31:13](1) 按器件“特性”代码的寄存位值（有关器件特性的更多信息，请参阅器件命名约定） |
||||||||||
| C： | 0x1D123 | 0x1D0A3 | – | 0x1D103 | 0x1D083 | – | – | – | – | |
| G： | 0x1D127 | 0x1D0A7 | 0x1D067 | 0x1D107 | 0x1D087 | 0x1D047 | 0x1D307 | 0x1D287 | 0x1D247 | |
| 处理器和加速器 | ||||||||||
| 速度等级（请参阅器件速度等级） | T、S、K、G | |||||||||
| Arm Cortex-A53 微处理器子系统 |
Arm A53 | 四核 |
双核 |
单核 |
四核 |
双核 |
单核 |
四核 |
双核 |
单核 |
| MCU 域中的 Arm Cortex-M4F |
Arm M4F | 单核 功能安全（可选）(5) |
||||||||
| 3D 图形引擎 （OpenGL ES 3.1、Vulkan 1.2） |
3D 图形引擎 | 是 | 是 | 是 | 否 | 否 | 否 | 否 | 否 | 否 |
| 器件管理子系统 | WKUP_R5F | 单核 | ||||||||
| 加密加速器 | 安全性 | 是 | ||||||||
| 程序和数据存储 | ||||||||||
| MAIN 域中的片上共享存储器 (RAM) | OCSRAM | 64KB（具有 SECDED ECC） | ||||||||
| M4F 域中的片上共享存储器 (RAM) | MCU_MSRAM | 256KB | ||||||||
| DDR4/LPDDR4 DDR 子系统 | DDRSS | 具有内联 ECC 的 16 位数据；使用 DDR4 时高达 8GB，使用 LPDDR4 时高达 4GB | ||||||||
| 通用存储器控制器 | GPMC | 高达 1GB，具有 ECC | ||||||||
| 外设 | ||||||||||
| 显示子系统 | DSS | 1x DPI | 否 | |||||||
| 1x LVDS | 否 | |||||||||
| 模块化控制器区域网接口，具有完整 CAN-FD 支持 | MCAN | 3 | ||||||||
| 通用 I/O | GPIO | 高达 170 | ||||||||
| 内部集成电路接口 | I2C | 6 | ||||||||
| 多通道音频串行端口 | MCASP | 3 | ||||||||
| 多通道串行外设接口 | MCSPI | 5 | ||||||||
| 多媒体卡/安全数字接口 | MM/CSD | 1x eMMC（8 位） | ||||||||
| 2x SD/SDIO（4 位） | ||||||||||
| 闪存子系统 (FSS)(2) | OSPI0/QSPI0 | 是(2) | ||||||||
| 可编程实时单元子系统(3) | PRUSS | 2 个 PRU 内核（可选） | ||||||||
| 工业通信子系统支持(4) | PRUSS | 否 | ||||||||
| 千兆位以太网接口 | CPSW3G | 是 | ||||||||
| 通用计时器 | 计时器 | 12 个（MCU 通道中 4 个） | ||||||||
| 增强型脉宽调制器模块 | EPWM | 3 | ||||||||
| 增强型捕获模块 | ECAP | 3 | ||||||||
| 增强型正交编码器脉冲模块 | EQEP | 3 | ||||||||
| 通用异步接收器/发送器 | UART | 9 | ||||||||
| 具有 DPHY 的 CSI2-RX 控制器 | CSI-RX | 1 | ||||||||
| 具有 PHY 的 USB2.0 控制器 | USB 2.0 | 2 | ||||||||
(1) 有关 WKUP_MMR0_JTAG_USER_ID 寄存器和 DEVICE_ID 位字段的更多详细信息，请参阅器件 TRM。
(2) 1 个闪存接口，配置为 OSPI0 或 QSPI0。
(3) 当选择包含特性代码 C 的可订购器件型号时，PRU 子系统 (PRUSS) 可用。有关特性代码的定义，请参阅器件命名约定。
(4) 此系列器件不支持工业通信子系统。
(5) 当选择包含功能安全代码 F 的可订购器件型号时，功能安全可用。有关特性代码的定义，请参阅器件命名约定。
5.1 相关产品
Sitara™ 处理器是一系列基于 Arm® Cortex®-A 内核的可扩展处理器，具有灵活的加速器、外设、连接和统一的软件支持，尤其适合从传感器到服务器的各种应用。Sitara 处理器具有工业应用所需的可靠性。
AM625 Sitara™ 处理器具有基于 Arm® Cortex®-A53 的边缘 AI 和全高清双显示的人机交互 SoC。低成本 AM625x Sitara™ MPU 系列应用处理器专为 Linux® 应用开发而构建。凭借可扩展的 Arm® Cortex®-A53 性能和嵌入式功能，例如双显示支持和 3D 图形加速，以及一组广泛的外设，AM62x 器件非常适合广泛的工业和汽车应用，同时还提供智能功能和优化的电源架构。
AM623 Sitara™ 处理器具有基于 Arm® Cortex®-A53 的对象和手势识别功能的物联网 (IoT) 和网关 SoC。低成本 AM623x Sitara™ MPU 系列应用处理器专为 Linux® 应用开发而构建。凭借可扩展的 Arm® Cortex®-A53 性能和嵌入式功能，例如双显示支持，以及一组广泛的外设，AM62x 器件非常适合广泛的工业和汽车应用，同时还提供智能功能和优化的电源架构。
Sitara™ AM62x 开发人员门户 TI 提供了各种设计资源，可简化客户在 AM62x 平台上的评估和开发。您可以在此页面中找到重要的设计资源，例如评估板/参考设计、演示、Linux/Android/Realtime-Linux/FreeRTOS 的软件开发套件、SDK 开发人员指南、配置工具、Linux Academy。
Sitara™ AM62x 处理器 - 设计库 TI 提供了许多包含“构建块”解决方案的参考设计，使客户能够快速开发自己独特的产品和解决方案。这里有 10 多个参考设计以及分析、HMI 和连接演示。
6 终端配置和功能
6.1 引脚图
注： 在整个文档中，术语“焊球”、“引脚”和“端子”可互换使用。仅在提及物理封装时才尝试使用“焊球”。
图 6-1 展示了 425 球倒装晶片球栅阵列 (FCCSP BGA) 封装的焊球位置，用以快速找到信号名称和球栅编号。该图应与节 6.2.1至表 6-74（引脚属性表和所有信号说明表，包括连接要求表）配合使用。
图 6-1 ALW FCCSP 封装（底视图）图 6-2 展示了 441 球倒装晶片球栅阵列 (FCBGA BGA) 封装的焊球位置，用以快速找到信号名称和球栅编号。该图应与节 6.2.1至表 6-74（引脚属性表和所有信号说明表，包括连接要求表）配合使用。
图 6-2 AMC FCBGA 封装（底视图）