• Menu
  • Product
  • Email
  • PDF
  • Order now
  • ADS922x 具有全差分 ADC 输入驱动器的双通道同步采样 16 位 20MSPS SAR ADC

    • ZHCSP09C December   2023  – March 2025 ADS9227 , ADS9228 , ADS9229

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • ADS922x 具有全差分 ADC 输入驱动器的双通道同步采样 16 位 20MSPS SAR ADC
  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  热性能信息
    4. 6.4  建议运行条件
    5. 6.5  电气特性
    6. 6.6  时序要求
    7. 6.7  开关特性
    8. 6.8  时序图
    9. 6.9  典型特性:所有器件
    10. 6.10 典型特性:ADS9229
    11. 6.11 典型特性:ADS9228
    12. 6.12 典型特性:ADS9227
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入
      2. 7.3.2  模拟输入带宽
      3. 7.3.3  ADC 传递函数
      4. 7.3.4  参考
        1. 7.3.4.1 内部基准电压
        2. 7.3.4.2 外部基准电压
      5. 7.3.5  温度传感器
      6. 7.3.6  数据平均
      7. 7.3.7  数字下变频器
      8. 7.3.8  数据接口
        1. 7.3.8.1 数据帧宽度
        2. 7.3.8.2 ADC 输出数据随机数发生器
        3. 7.3.8.3 同步多个 ADC
      9. 7.3.9  数据接口测试图形
        1. 7.3.9.1 固定图形
        2. 7.3.9.2 数字斜坡
        3. 7.3.9.3 交替测试图形
      10. 7.3.10 ADC 采样时钟输入
    4. 7.4 器件功能模式
      1. 7.4.1 复位
      2. 7.4.2 断电选项
      3. 7.4.3 正常运行
      4. 7.4.4 初始化序列
    5. 7.5 编程
      1. 7.5.1 寄存器写入
      2. 7.5.2 寄存器读取
      3. 7.5.3 多个器件:SPI 配置的菊花链拓扑
        1. 7.5.3.1 菊花链中的寄存器写入
        2. 7.5.3.2 菊花链中的寄存器读取
  9. 8 寄存器映射
    1. 8.1 寄存器组 0
    2. 8.2 寄存器组 1
    3. 8.3 寄存器组 2
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 ≤20kHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 ≤100kHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 应用曲线
      3. 9.2.3 ≤1MHz 输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
  14. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

ADS922x 具有全差分 ADC 输入驱动器的双通道同步采样 16 位 20MSPS SAR ADC

本资源的原文使用英文撰写。 为方便起见,TI 提供了译文;由于翻译过程中可能使用了自动化工具,TI 不保证译文的准确性。 为确认准确性,请务必访问 ti.com 参考最新的英文版本(控制文档)。

下载最新的英语版本

1 特性

  • 高速采样率:20MSPS/通道
    • ADS9229:20MSPS/通道,230mW/通道
    • ADS9228:10MSPS/通道、146mW/通道
    • ADS9227:5MSPS/通道、95mW/通道
  • 双通道同步采样
  • 特性集成:
    • 集成式 ADC 驱动器
    • 集成式精密基准
    • 共模电压输出缓冲器
  • 高性能:
    • 16 位,无丢码
    • INL:±0.3LSB,DNL:±0.3LSB
    • SNR:93.9dB
  • 宽输入带宽 (-3dB):
    • ADS9229 和 ADS9228:90MHz
    • ADS9227:45MHz
  • 串行 LVDS 接口:
    • SDR 和 DDR 输出模式
    • 同步时钟和数据输出
  • 更宽的工作温度范围:-40°C 至 +125°C

2 应用

  • 功率分析仪

  • 源测量单元 (SMU)
  • 船用设备
  • 伺服驱动器位置反馈
  • 直流电源、交流电源、电子负载

3 说明

ADS922x 是一个 16 位、高速、双通道、同步采样的模数转换器 (ADC) 系列,具有一个集成驱动器用于 ADC 输入。集成的 ADC 驱动器可简化信号链,降低精密应用的功耗,并支持超出 1MHz 的高频信号。集成式 ADC 基准缓冲器无需外部去耦电容器,优化后适用于宽带宽应用。

ADS922x 使用串行 LVDS (SLVDS) 数据接口,可实现高速数字接口,同时更大限度地降低数字开关噪声。可以使用每个 ADC 通道的单独 SLVDS 输出或两个 ADC 通道的一个 SLVDS 输出来读取双通道 ADC 数据。

封装信息
器件型号 封装(1) 封装尺寸(2)
ADS9227 RHA(VQFN,40) 6mm × 6mm
ADS9228
ADS9229
(1) 如需更多信息,请参阅机械、封装和可订购信息。
(2) 封装尺寸(长 × 宽)为标称值,并包括引脚(如适用)。

 

ADS9227 ADS9228 ADS9229 器件方框图器件方框图

4 器件比较表

器件型号 通道数 分辨率 SPEED
ADS9219 2 18 20MSPS
ADS9218 10MSPS
ADS9217 5MSPS
ADS9229 16 20MSPS
ADS9228 10MSPS
ADS9227 5MSPS
ADS9119 1 18 20MSPS
ADS9118 10MSPS
ADS9117 5MSPS
ADS9129 16 20MSPS
ADS9128 10MSPS
ADS9127 5MSPS

5 引脚配置和功能

图 5-1 RHA 封装,6mm × 6mm,40 引脚 VQFN(顶视图)
引脚功能
引脚 类型(1) 说明
名称 编号
AINAM 4 I ADC A 的负模拟输入。
AINAP 3 I ADC A 的正模拟输入。
AINBM 8 I ADC B 的负模拟输入。
AINBP 7 I ADC B 的正模拟输入。
AVDD_5V 1、10 P 5V 模拟电源引脚。
CS 17 I 配置接口的片选输入引脚;低电平有效。
DCLKM 23 O 负差分数据时钟输出。在 DCLKP 和 DCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
DCLKP 24 O 正差分数据时钟输出。在 DCLKP 和 DCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
DOUTAM 27 O 负差分数据输出。在 DOUTAP 和 DOUTAM 之间靠近接收器的位置连接一个 100Ω 电阻器。
在双路模式下发送 ADC A 数据。
在单路模式下发送 ADC A 和 ADC B 数据。
DOUTAP 28 O 与 ADC A 对应的正差分数据输出。在 DOUTAP 和 DOUTAM 之间靠近接收器的位置连接一个 100Ω 电阻器。
在双路模式下发送 ADC A 数据。
在单路模式下发送 ADC A 和 ADC B 数据。
DOUTBM 25 O 与双路模式对应的负差分数据输出。在 DOUTBP 和 DOUTBM 之间靠近接收器的位置连接一个 100Ω 电阻器。未在单路模式下使用。
DOUTBP 26 O 与双路模式下的 ADC B 对应的正差分数据输出。在 DOUTBP 和 DOUTBM 之间靠近接收器的位置连接一个 100Ω 电阻器。未在单路模式下使用。
FCLKM 29 O 负差分数据帧时钟输出。在 FCLKP 和 FCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
FCLKP 30 O 正差分数据帧时钟输出。在 FCLKP 和 FCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
GND 2、9、12、15、34、38 P 接地。
PWDN 22 I 断电控制;低电平有效。如果未使用,则连接到 VDD_1V8。
REFIO 39 I/O 内部基准电压输出。外部基准电压输入。将 10µF 去耦电容器连接到 REFM。
REFM 6、11、40 P 基准接地。连接至 GND。
RESET 21 I 复位输入;低电平有效。如果未使用,则连接到 VDD_1V8。
SCLK 18 I 配置接口的串行时钟输入。
SDI / EXTREF 19 I SDI 是一个多功能逻辑输入;引脚功能由 SPI_EN 引脚决定。SDI 具有一个连接至 GND 的内部 100kΩ 下拉电阻。SPI_EN = 0b:SDI 是在内部或外部基准之间进行选择的逻辑输入。将 SDI 连接到 GND 以提供外部基准。将 SDI 连接到 VDD_1V8 以提供内部基准。SPI_EN = 1b:配置接口的串行数据输入
SDO 20 O 配置接口的串行数据输出。
SMPL_CLKM 31 I ADC 采样时钟输入。LVDS 采样时钟的负差分输入。针对 CMOS 采样时钟,将此引脚连接至 GND。
SMPL_CLKP 32 I ADC 采样时钟输入。LVDS 采样时钟的正差分输入。CMOS 采样时钟的时钟输入。
SMPL_SYNC 33 I 内部均值滤波器的同步输入。
如果未使用则连接至 GND。有关如何使用 SMPL_SYNC 引脚的信息,请参阅同步多个 ADC 部分。
SPI_EN 16 I 启用 SPI 接口配置的控制;高电平有效。
将上拉电阻器连接到 VDD_1V8 以保持配置接口启用。如果未使用 SPI 配置,则连接至 GND。当 SPI_EN = 0 时,通过 SDI/EXTREF 引脚选择基准电压。
散热焊盘 — P 外露散热焊盘连接至 GND。
VCMOUT 5 O 共模电压输出。使用 VCMOUT 设置 ADC 输入端的共模电压。将 1µF 去耦电容器连接到 GND。
VDD_1V8 13、14、35、36、37 P 1.8V 电源。将 1μF 和 0.1μF 去耦电容器连接到 GND。
(1) I = 输入,O = 输出,I/O = 输入或输出,G = 接地,P = 电源。

6 规格

6.1 绝对最大额定值

在工作环境温度范围内测得(除非另有说明)(1)
最小值 最大值 单位
VDD_1V8 至 GND -0.3 2.1 V
AVDD_5V 至 GND -0.3 5.5 V
AINAP、AINAM、AINBP 和 AINBM 至 GND GND – 0.3 AVDD_5V + 0.3 V
REFIO 至 REFM REFM – 0.3 AVDD_5V + 0.3 V
数字输入至 GND GND – 0.3 VDD_1V8 + 0.3 V
REFM 至 GND -0.3 0.3 V
输入电流到电源引脚外的任意引脚(2) -10 10 mA
结温,TJ -40 150 °C
贮存温度,Tstg -60 150 °C
(1) 超出绝对最大额定值 运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件能够在该等条件下或在任何超出建议运行条件的其他条件下正常运行。如果在建议运行条件以外,但在绝对最大额定值范围以内使用,器件可能无法完全正常运行,这可能会影响器件的可靠性、功能与性能,并且可能缩短器件寿命。
(2) 必须将引脚电流限制在 10mA 或以下。

6.2 ESD 等级

值 单位
V(ESD) 静电放电 人体放电模型 (HBM),符合 ANSI/ESDA/JEDEC JS-001,模拟输入引脚 AINAP、AINAM、AINBP 和 AINBM(1) ±2000 V
人体放电模型 (HBM),符合 ANSI/ESDA/JEDEC JS-001,其他所有引脚(1) ±1000
充电器件模型 (CDM),符合 ANSI/ESDA/JEDEC JS-002 标准,所有引脚(2) ±500
(1) JEDEC 文档 JEP155 指出:500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出:250V CDM 时能够在标准 ESD 控制流程下安全生产。

6.3 热性能信息

热指标(1) ADS922x 单位
RHA (VQFN)
40 引脚
RθJA 结至环境热阻 25.8 °C/W
RθJC(top) 结至外壳(顶部)热阻 13.3 °C/W
RθJB 结至电路板热阻 7.5 °C/W
ΨJT 结至顶部特征参数 0.1 °C/W
ΨJB 结至电路板特征参数 7.4 °C/W
RθJC(bot) 结至外壳(底部)热阻 1.1 °C/W
(1) 有关新旧热指标的更多信息,请参阅半导体和 IC 封装热指标 应用手册。

6.4 建议运行条件

在自然通风条件下的工作温度范围内测得(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
电源
AVDD_5V 模拟电源
AVDD_5V 至 GND
ADS9227 4.5 5 5.5 V
ADS9228、ADS9229 4.75 5 5.25
VDD_1V8 电源 VDD_1V8 至 GND 1.75 1.8 1.85 V
基准电压
VREF 基准电压至 ADC 外部基准 4.076 4.096 4.116 V
模拟输入
VIN 绝对输入电压 AINx(1) 至 GND VCM – 1.6 VCM + 1.6 V
FSR 满标量程输入范围 (AINAP – AINAM) 和
(AINBP – AINBM)  
-3.2 3.2 V
VCM 共模输入范围(2) (AINAP + AINAM) / 2 和
(AINBP + AINBM) / 2 
VCMOUT – 0.07 VCMOUT + 0.07 V
温度范围
TA 环境温度 -40 25 125 °C
(1) AINx 指模拟输入 AINAP、AINAM、AINBP 和 AINBM。
(2) 如果输入共模电压超过规格,则 ADC 通道断电。

6.5 电气特性

对于 ADS9229 和 ADS9228,AVDD_5V = 4.75V 至 5.25V,对于 ADS9227,AVDD_5V = 4.5V 至 5.5V,VDD_1V8 = 1.75V 至 1.85V,内部 VREF = 4.096V,最大吞吐量(除非另有说明);TA = –40°C 至 +125°C 时的最小值和最大值;TA = 25°C 时的典型值。
参数 测试条件 最小值 典型值 最大值 单位
模拟输入
IB 输入偏置电流 0.1 nA
输入偏置电流热漂移 TA = 0°C 至 70°C 0.02 nA/℃
TA = -40°C 至 125°C 0.1
直流性能
分辨率 无丢码 16 位
DNL 微分非线性 -0.9 ±0.3 0.9 LSB
INL 积分非线性 TA = °C 至 70°C,所有器件 -0.4 ±0.3 0.4 LSB
ADS9228、ADS9227 -0.75 ±0.3 0.75
ADS9229 -1 ±0.3 1
V(OS) 输入失调电压误差 ±10 LSB
dVOS/dT 输入偏移误差热漂移 0.25 1 ppm/°C
GE 增益误差(1) -0.05 ±0.01 0.05 %FSR
dGE/dT 增益误差热漂移(1) 0.5 2 ppm/°C
交流性能
SINAD 信噪比+失真比 fIN = 2kHz 92 93.8 dB
fIN = 1MHz 92.9
SNR 信噪比 fIN = 2kHz 92.3 93.9 dBFS
fIN = 1MHz 93.3
THD 总谐波失真 fIN = 2kHz -120 dB
fIN = 1MHz -104
SFDR 无杂散动态范围 fIN = 2kHz 120 dB
fIN = 1MHz 104
隔离串扰 fIN = 2kHz 120 dB
采样动态
孔径抖动 SMPL_CLKP 上的单端 CMOS 时钟 0.3 psRMS
差分 LVDS 采样时钟  0.8
BW 输入带宽 ADS9229、ADS9228 90 MHz
ADS9227 45
内部基准
VREF(2) REFIO 引脚上的电压
(配置为输出)
REFIO 引脚上的 1μF 电容器,TA = 25°C 4.092 4.096 4.1 V
基准温漂 6 20 ppm/°C
共模输出缓冲器
VCMOUT 共模输出电压 ADS9229 2.2 2.460 2.65 V
ADS9228 2.2 2.410 2.65
ADS9227 2.2 2.385 2.65
输出电流驱动 0 5 μA
LVDS 接收器 (SMPL_CLK)
VTH 高电平输入电压 (P – M) 交流耦合 100 mV
直流耦合 300
VTL 低电平输入电压 (P – M) 交流耦合 -100 mV
直流耦合 -300
VICM 输入共模电压 0.5 1.2 1.4 V
LVDS 输出(CLKOUT、DOUTA 和 DOUTB)
VODIFF 差分输出电压 RL = 100Ω 200 350 500 mV
VOCM 输出共模电压 RL = 100Ω 0.88 1.1 1.32 V
CMOS 输入(CS、SCLK 和 SDI)
VIL 输入低逻辑电平 -0.1 0.5 V
VIH 输入高逻辑电平 1.3 VDD_1V8 V
CMOS 输出 (SDO)
VOL 输出低逻辑电平 IOL = 200µA 灌电流 0 0.4 V
VOH 输出高逻辑电平 IOH = 200µA 拉电流 1.4 VDD_1V8 V
电源
IAVDD_5V 来自 AVDD_5V 的电源电流 吞吐量为 20MSPS (ADS9229) 55 59 mA
吞吐量为 10MSPS (ADS9228) 33 40
吞吐量为 5MSPS (ADS9227) 20 24
断电 2
IVDD_1V8 来自 VDD_1V8 的电源电流 吞吐量为 20MSPS (ADS9229) 103 110 mA
IVDD_1V8 来自 VDD_1V8 的电源电流 吞吐量为 10MSPS (ADS9228) 70.5 89
吞吐量为 5MSPS (ADS9227) 50 66
断电 2
(1) 这些规格包括整个温度范围变化,但不包括内部基准产生的误差。
(2) 不包括由焊接漂移效应引起的电压变化。

6.6 时序要求

对于 ADS9229 和 ADS9228,AVDD_5V = 4.75V 至 5.25V,对于 ADS9227,AVDD_5V = 4.5V 至 5.5V,VDD_1V8 = 1.75V 至 1.85V,内部 VREF = 4.096V,最大吞吐量(除非另有说明);TA = –40°C 至 +125°C 时的最小值和最大值;TA = 25°C 时的典型值
最小值 最大值 单位
转换周期
fCYCLE 采样频率 ADS9229 7 20 MHz
ADS9228 3.9 10
ADS9227 3.9 5
tCYCLE ADC 周期时长 1 / fCYCLE s
tPL_SMPLCLK 采样时钟低电平时间 0.4 0.6 tCYCLE
tPH_SMPLCLK 采样时钟高电平时间 0.4 0.6 tCYCLE
fCLK 最大 SCLK 频率 10 MHz
tCLK 最小 SCLK 时间周期 100 ns
SPI 时序
thi_CSZ 脉冲持续时间:CS 高电平 220 ns
tPH_CK SCLK 高电平时间 0.48 0.52 tCLK
tPL_CK SCLK 低电平时间 0.48 0.52 tCLK
td_CSCK 建立时间:CS 下降至第一个 SCLK 上升沿 20 ns
tsu_CKDI 建立时间:SDI 数据对相应的 SCLK 上升沿有效 10 ns
tht_CKDI 保持时间:SCLK 上升沿到 SDI 上的相应数据有效 5 ns
td_CKCS 延迟时间:最后一个 SCLK 下降沿到 CS 上升沿 5 ns

6.7 开关特性

对于 ADS9229 和 ADS9228,AVDD_5V = 4.75V 至 5.25V,对于 ADS9227,AVDD_5V = 4.5V 至 5.5V,VDD_1V8 = 1.75V 至 1.85V,内部 VREF = 4.096V,最大吞吐量(除非另有说明);TA = –40°C 至 +125°C 时的最小值和最大值;TA = 25°C 时的典型值
参数 测试条件 最小值 最大值 单位
复位
tPU 器件上电时间 25 ms
LVDS 数据接口
tRT 上升时间 使用长度为 20mm 的 50Ω 传输线,差分 RL = 100Ω,CL = 1pF 600 ps
tFT 下降时间 600 ps
tCYCLE 采样时钟周期 ADS9229 50 ns
ADS9228 100
ADS9227 200
tDCLK 时钟输出 4.167 ns
时钟占空比 45 55 %
td_DCLKDO 延时时间:DCLKP 上升到相应数据有效 SDR 模式  -0.35 0.35 ns
toff_DCLKDO_r 时间偏移:DCLKP 上升到相应数据有效 DDR 模式 tDCLK / 4 – 0.35 tDCLK / 4 + 0.35 ns
toff_DCLKDO_f 时间偏移:DCLKP 下降至相应数据有效 DDR 模式 tDCLK / 4 – 0.35 tDCLK / 4 + 0.35 ns
tPD 延时时间:SMPL_CLK 下降至 DCLKP 上升 tDCLK ns
tPU_SMPL_CLK 延时时间:连接到 SMPL_CLK 的自由运行时钟到 ADC 数据有效 100 µs
td_SMPL_DATA 延时时间:SMPL_CLK 下降至 FCLKP 上升 ADS9229 370 378 ns
ADS9228 186 196
ADS9227 103 112
SPI 时序
tden_CKDO 延时时间:第 8 个 SCLK 上升沿至 SDO 使能 30 ns
tdz_CKDO 延时时间:第 24 个 SCLK 上升沿至 SDO 进入高阻态 30 ns
td_CKDO 延时时间:SCLK 启动沿到 SDO 上的相应数据有效 30 ns
tht_CKDO 保持时间:SCLK 启动沿到 SDO 上的前一个数据有效 2 ns

6.8 时序图

ADS9227 ADS9228 ADS9229 LVDS 数据接口:双路 DDR图 6-1 LVDS 数据接口:双路 DDR
ADS9227 ADS9228 ADS9229 LVDS 数据接口:双路 SDR图 6-2 LVDS 数据接口:双路 SDR
ADS9227 ADS9228 ADS9229 LVDS 数据接口:单路 DDR
(1) 对于 ADS9229 和 ADS9228,当启用了数据平均功能时,输出通道仅支持一种配置。请参阅数据接口部分。
图 6-3 LVDS 数据接口:单路 DDR
ADS9227 ADS9228 ADS9229 LVDS 数据接口:单路 SDR 图 6-4 LVDS 数据接口:单路 SDR
ADS9227 ADS9228 ADS9229 LVDS 输出转换次数图 6-5 LVDS 输出转换次数
ADS9227 ADS9228 ADS9229 配置 SPI图 6-6 配置 SPI
ADS9227 ADS9228 ADS9229 SMPL_SYNC 时序图 6-7 SMPL_SYNC 时序
ADS9227 ADS9228 ADS9229 采样边沿到相应数据 MSB 输出时序图 6-8 采样边沿到相应数据 MSB 输出时序

 

Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale