Data Sheet
ADC12DJ3200QML-SP 6.4GSPS 单通道或 3.2GSPS 双通道 12 位射频采样模数转换器 (ADC)
本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。
1 特性
- ADC 内核：
- 12 位分辨率
- 单通道模式下的采样率高达 6.4GSPS
- 双通道模式下的采样率高达 3.2GSPS
- 本底噪声（无信号，VFS = 1VPP-DIFF）：
- 双通道模式： –149.5dBFS/Hz
- 单通道模式： –152.4dBFS/Hz
- 峰值噪声功率比 (NPR)：45.4dB
- VCMI 为 0V 时的缓冲模拟输入：
- 模拟输入带宽 (-3dB)：7GHz
- 可用输入频率范围：> 10GHz
- 满量程输入电压（VFS，默认值）：0.8VPP
- 无噪声孔径延迟 (tAD) 调节：
- 精确采样控制：步长为 19fs
- 温度和电压不变延迟
- 简便易用的同步特性
- 自动 SYSREF 计时校准
- 样片标记时间戳
- JESD204B 符合子类 1 标准的接口：
- 最大通道速率：12.8Gbps
- 多达 16 个通道，可降低通道速率
- 双通道模式下的数字下变频器：
- 实际输出：DDC 旁路或双倍抽取
- 复杂输出：4 倍、8 倍或 16 倍抽取
- 辐射性能：
- 电离辐射总剂量 (TID)：300krad (Si)
- 单粒子锁定 (SEL)：120MeV-cm2/mg
- 单粒子翻转 (SEU) 抗扰度寄存器
- 功耗：3W
2 应用
- 卫星通信 (SATCOM)
- 相控阵雷达、SIGINT 和 ELINT
- 合成孔径雷达 (SAR)
- 飞行时间和激光雷达测距
- 射频采样软件定义无线电 (SDR)
- 光谱测量
3 说明
ADC12DJ3200QML-SP 是一款射频采样千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。在双通道模式下，ADC12DJ3200QML-SP 的采样率高达 3200MSPS。在单通道模式下，器件的采样率高达 6400MSPS。通道数（双通道模式）和奎斯特带宽（单通道模式）的可编程交换功能可用于开发灵活的硬件，以满足高通道数或宽瞬时信号带宽应用的需求。7GHz 的全功率输入带宽 (–3dB)，可用频率在双通道和单通道模式下均超过 –3dB，可对频率捷变系统的 L、S、C 和 X 带进行直接射频采样。
ADC12DJ3200QML-SP 采用具有多达 16 个串行通道和符合子类 1 标准的高速 JESD204B 输出接口，可实现确定性延迟和多器件同步。串行输出通道最高支持 12.8Gbps，并且可进行配置，对位速率和通道数进行权衡。无噪声孔径延迟 (tAD) 调节和 SYSREF 窗口等创新的同步特性，简化了合成孔径雷达 (SAR) 和相控阵 MIMO 通信的系统设计。采用双通道模式的可选数字下变频器 (DDC) 可以降低接口速率（实数和复数抽取模式），支持数字化信号混合（仅复数抽取模式）。
(1) 有关更多信息，请参阅 节 10。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
ADC12DJ3200QML-SP 测量的输入带宽4 引脚配置和功能
图 4-1 ZMX (CGLA) 和 NWE (CCGA) 封装196 焊盘倒装芯片陶瓷 LGA（顶视图）
表 4-1 引脚功能
| 引脚 | 类型 | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| AGND(1) | A1、A3、A6、B1、B3、B4、B6、B6、C6、C7、D4、D5、D6、D7、E4、E5、E6、E7、F1、F4、F5、F6、F7、G2、G4、G5、G6、G7、H2、H4、H5、H6、H7、J1、J4、J5、J6、J7、K4、K5、K6、K7、L4、L5、L6、L7、M6、M7、N1、N3、N4、N5、N6、P1、P3、P6 | — | 模拟电源接地。AGND 和 DGND 应直接连接到电路板上。 |
| BG | A2 | O | 带隙电压输出。此引脚能够拉取 100μA，并可驱动高达 80pF 的负载。有关更多详细信息，请参阅模拟基准电压 部分。该引脚可以在不使用时保持断开。 |
| CALSTAT | B9 | O | 前台校准状态输出或器件警报输出。功能通过 CAL_STATUS_SEL 进行编程。该引脚可以在不使用时保持断开。 |
| CALTRIG | A9 | I | 前台校准触发器输入。只有在 CAL_TRIG_EN 中选择硬件校准触发时才使用此引脚，否则将使用 CAL_SOFT_TRIG 执行软件触发。该引脚可以在不使用时连接到 GND。 |
| CLK+ | G1 | I | 器件（采样）时钟正输入。时钟信号必须与该输入交流耦合。在单通道模式下，在上升沿和下降沿对模拟输入信号进行采样。在双通道模式下，在上升沿对模拟信号进行采样。该差分输入具有内部 100Ω 差分终端，并且自偏置为理想输入共模电压。 |
| CLK– | H1 | I | 器件（采样）时钟负输入。必须为 AC 耦合。 |
| DA0+ | E14 | O | 用于通道 A、通道 0 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA0– | F14 | O | 用于通道 A、通道 0 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA1+ | C14 | O | 用于通道 A、通道 1 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA1– | D14 | O | 用于通道 A、通道 1 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA2+ | A12 | O | 用于通道 A、通道 2 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA2– | A13 | O | 用于通道 A、通道 2 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA3+ | A10 | O | 用于通道 A、通道 3 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA3– | A11 | O | 用于通道 A、通道 3 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA4+ | E13 | O | 用于通道 A、通道 4 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA4– | F13 | O | 用于通道 A、通道 4 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA5+ | C13 | O | 用于通道 A、通道 5 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA5– | D13 | O | 用于通道 A、通道 5 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA6+ | B12 | O | 用于通道 A、通道 6 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA6– | B13 | O | 用于通道 A、通道 6 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA7+ | B10 | O | 用于通道 A、通道 7 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DA7– | B11 | O | 用于通道 A、通道 7 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB0+ | K14 | O | 用于通道 B、通道 0 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB0– | J14 | O | 用于通道 B、通道 0 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB1+ | M14 | O | 用于通道 B、通道 1 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB1– | L14 | O | 用于通道 B、通道 1 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB2+ | P12 | O | 用于通道 B、通道 2 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB2– | P13 | O | 用于通道 B、通道 2 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB3+ | P10 | O | 用于通道 B、通道 3 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB3– | P11 | O | 用于通道 B、通道 3 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB4+ | K13 | O | 用于通道 B、通道 4 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB4– | J13 | O | 用于通道 B、通道 4 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB5+ | M13 | O | 用于通道 B、通道 5 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB5– | L13 | O | 用于通道 B、通道 5 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB6+ | N12 | O | 用于通道 B、通道 6 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB6– | N13 | O | 用于通道 B、通道 6 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB7+ | N10 | O | 用于通道 B、通道 7 的高速串行化数据输出，正连接。该差分输出必须采用交流耦合，并且必须始终在接收器上使用 100Ω 差分终端进行端接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DB7– | N11 | O | 用于通道 B、通道 7 的高速串行化数据输出，负连接。该引脚可以在不使用时保持断开，或使用 0Ω 至 1MΩ 电阻器将其连接至介于 GND (0V) 和 VD11 (1.1V) 之间的任何电压电平。 |
| DGND | A14、B14、C8、C9、D8、D9、D10、D11、E8、E9、E10、E11、F8、F9、F10、F11、G8、G9、G10、G11、H8、H9、H10、H11、J8、J9、J10、J11、K8、K9、K10、K11、L8、L9、L10、L11、M8、M9、N9、N14、P14 | — | 数字电源接地。AGND 和 DGND 应直接连接到电路板上。 |
| INA+ | A4 | I | 通道 A 模拟输入正连接。差分满量程输入范围由满量程电压调整寄存器决定。输入共模电压应设置为 AGND。该输入通过 50Ω 终端电阻器端接至接地。由于具有优化的性能，建议在单通道模式下使用 INA。该引脚可以在不使用时保持断开。 |
| INA- | A5 | I | 通道 A 模拟输入负连接。该输入通过 50Ω 终端电阻器端接至接地。由于具有优化的性能，建议在单通道模式下使用 INA。该引脚可以在不使用时保持断开。 |
| INB+ | P4 | I | 通道 B 模拟输入正连接。差分满量程输入范围由满量程电压调整寄存器决定。输入共模电压应设置为 AGND。该输入通过 50Ω 终端电阻器端接至接地。该引脚可以在不使用时保持断开。 |
| INB– | P5 | I | 通道 B 模拟输入负连接。该输入通过 50Ω 终端电阻器端接至接地。该引脚可以在不使用时保持断开。 |
| NCOA0 | A7 | I | NCO 累加器选择控制 DDC A 的 LSB。NCOA0 和 NCOA1 选择将四个可用 NCO 中的哪一个 NCO 用于数字混合。其余未选择的 NCO 继续运行以保持相位一致性，可以通过更改 NCOA0 和 NCOA1 的值来交换。这是一个异步输入。该引脚可以在不使用时连接到 GND。 |
| NCOA1 | B7 | I | NCO 累加器选择控制 DDC A 的 MSB。如果不使用该引脚，则应将其连接到 GND。 |
| NCOB0 | P7 | I | NCO 累加器选择控制 DDC B 的 LSB。NCOB0 和 NCOB1 选择将四个可用 NCO 中的哪一个 NCO 用于数字混合。其余未选择的 NCO 继续运行以保持相位一致性，可以通过更改 NCOB0 和 NCOB1 的值来交换。这是一个异步输入。该引脚可以在不使用时连接到 GND。 |
| NCOB1 | N7 | I | NCO 累加器选择控制 DDC B 的 MSB。如果不使用该引脚，则应将其连接到 GND。 |
| ORA0 | A8 | O | 通道 A 的 T0 阈值快速超范围检测状态。当模拟输入超过 OVR_T0 中编程的阈值时，此状态将变为高电平。最小脉冲持续时间由 OVR_N 设置。该引脚可以在不使用时保持断开。 |
| ORA1 | B8 | O | 通道 A 的 T1 阈值快速超范围检测状态。当模拟输入超过 OVR_T1 中编程的阈值时，此状态将变为高电平。最小脉冲持续时间由 OVR_N 设置。该引脚可以在不使用时保持断开。 |
| ORB0 | P8 | O | 通道 B 的 T0 阈值快速超范围检测状态。当模拟输入超过 OVR_T0 中编程的阈值时，此状态将变为高电平。最小脉冲持续时间由 OVR_N 设置。该引脚可以在不使用时保持断开。 |
| ORB1 | N8 | O | 通道 B 的 T1 阈值快速超范围检测状态。当模拟输入超过 OVR_T1 中编程的阈值时，此状态将变为高电平。最小脉冲持续时间由 OVR_N 设置。该引脚可以在不使用时保持断开。 |
| PD | P9 | I | 当设置为高电平时，该引脚禁用所有模拟电路和串行器输出，仅用于温度二极管校准。请勿使用该引脚关闭器件电源，以节省电能。可在正常工作期间将此引脚连接至 GND。有关串行器可靠运行的信息，请参阅断电模式 部分。 |
| SCLK | G14 | I | 串行接口时钟。此引脚用作串行接口时钟输入，可为串行编程数据输入和输出提供时钟。使用串行接口 更详细地介绍了串行接口。此引脚支持 1.1V 至 1.9V CMOS 电平。 |
| SCS | G13 | I | 串行接口芯片选择低电平有效输入。使用串行接口 更详细地介绍了串行接口。此引脚支持 1.1V 至 1.9V CMOS 电平。该引脚到 VD11 有一个 82kΩ 上拉电阻器。 |
| SDI | H13 | I | 串口数据输入。使用串行接口 更详细地介绍了串行接口。此引脚支持 1.1V 至 1.9V CMOS 电平。 |
| SDO | H14 | O | 串行接口数据输出。使用串行接口 更详细地介绍了串行接口。该引脚在器件正常运行期间处于高阻抗状态。在串行接口读取操作期间，该引脚输出 1.9V CMOS 电平。该引脚可以在不使用时保持断开。 |
| SYNCSE | B2 | I | JESD204B SYNC 信号单端低电平有效输入。此引脚提供 JESD204B 所需的同步请求输入。应用于此输入的逻辑低电平会启动代码组同步和初始通道对齐序列。可以通过对 SYNC_SEL 进行编程来选择单端或差分 SYNC（使用 TMSTP+ 和 TMSTP- 引脚）。如果将差分 SYNC (TMSTP±) 用作 JESD204B SYNC 信号，则应将该引脚连接到 GND。 |
| SYSREF+ | L1 | I | SYSREF 正输入用于在 JESD204B 接口上实现同步和确定性延迟。该差分输入（SYSREF+ 至 SYSREF–）有一个内部 100Ω 差分端接。交流耦合时，输入自偏置（SYSREF_LVPECL_EN 必须设置为 0），但可以通过将 SYSREF_LVPECL_EN 设置为 1 来进行直流耦合，这会将每个 SYSREF+和 SYSREF- 输入端的内部端接更改为 50Ω 单端接地端接。当直流耦合时，共模电压必须处于建议的范围内。 |
| SYSREF- | M1 | I | SYSREF 负输入。 |
| TDIODE+ | N2 | I | 温度二极管正（阳极）连接。要监测器件的结温，可以将外部温度传感器连接到 TDIODE+ 和 TDIODE-。该引脚可以在不使用时保持断开。 |
| TDIODE– | P2 | I | 温度二极管负（阴极）连接。该引脚可以在不使用时保持断开。 |
| TMSTP+ | C1 | I | 时间戳输入正连接或差分 JESD204B SYNC 正连接。当 SYNC_SEL 设置为使用 SYNCSE 作为 JESD204B SYNC 信号时，此输入用作时间戳输入。当 SYNC_SEL 设置为使用 TMSTP+ 和 TMSTP– 作为 JESD204B SYNC 信号时，该输入用作 JESD204B SYNC 信号。有关作为时间戳输入的更多使用信息，请参阅时间戳 部分。如果使用了 SYNCSE 并且不需要时间戳，则可以使该引脚保持断开状态。 |
| TMSTP– | D1 | I | 时间戳输入正连接或差分 JESD204B SYNC 负连接。如果使用了 SYNCSE 并且不需要时间戳，则可以使该引脚保持断开状态。 |
| VA11 | D3、E3、F2、F3、G3、H3、J2、J3、K3、L3 | I | 1.1V 模拟电源。 |
| VA19 | C2、C3、C4、C5、D2、E1、E2、K1、K2、L2、M2、M3、M4、M5 | I | 1.9V 模拟电源。 |
| VD11 | C10、C11、C12、D12、E12、F12、G12、H12、J12、K12、L12、M10、M11、M12 | I | 1.1V 数字电源。 |
(1) 器件盖连接到 AGND。
5 规格
5.1 绝对最大额定值
在工作温度范围内（除非另有说明）(1)
| 最小值 | 最大值 | 单位 | |||
|---|---|---|---|---|---|
| VDD | 电源电压范围 | VA19(2) | -0.3 | 2.35 | V |
| VA11(2) | -0.3 | 1.32 | |||
| VD11(3) | -0.3 | 1.32 | |||
| VD11 和 VA11 之间的电压 | -1.32 | 1.32 | |||
| VGND | AGND 和 DGND 之间的电压 | -0.1 | 0.1 | V | |
| VPIN | 引脚电压范围 | DA[7:0]+、DA[7:0]–、DB[7:0]+、DB[7:0]–、TMSTP+、TMSTP–(3) | -0.5 | VD11 + 0.5(5) | V |
| CLK+、CLK-、SYSREF+、SYSREF-(2) | -0.5 | VA11 + 0.5(4) | |||
| BG、TDIODE+、TDIODE–(2) | -0.5 | VA19 + 0.5(6) | |||
| INA+、INA–、INB+、INB–(2) | -1 | 1 | |||
| CALSTAT、CALTRIG、NCOA0、NCOA1、NCOB0、NCOB1、ORA0、ORA1、ORB0、ORB1、PD、SCLK、SCS、SDI、SDO、SYNCSE(2) | -0.5 | VA19 + 0.5(6) | |||
| IMAX(ANY) | 峰值输入电流（除 INA+、INA–、INB+、INB– 之外的任何输入） | -25 | 25 | mA | |
| IMAX(INx) | 峰值输入电流（INA+、INA–、INB+、INB–） | -50 | 50 | mA | |
| PMAX(INx) | 峰值射频输入功率（INA+、INA–、INB+、INB–） | ZS-SE = 50Ω 的单端 | 16.4 | dBm | |
| IMAX(ALL) | 峰值总输入电流（强制输入或输出的所有电流的绝对值之和，不包括电源电流） | 100 | mA | ||
| Tj | 结温 | 150 | °C | ||
| Tstg | 贮存温度 | -65 | 150 | °C | |
(1) 应力超出绝对最大额定值 下面列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力等级，这并不表示器件在这些条件下以及在建议运行条件 以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
(2) 测量至 AGND。
(3) 测量至 DGND。
(4) 最大电压不超过 VA11 绝对最大额定值。
(5) 最大电压不超过 VD11 绝对最大额定值。
(6) 最大电压不超过 VA19 绝对最大额定值。
5.3 建议运行条件
在工作温度范围内（除非另有说明）
| 最小值 | 标称值 | 最大值 | 单位 | |||
|---|---|---|---|---|---|---|
| VDD | 电源电压范围 | VA19、1.9V 模拟电源(2) | 1.8 | 1.9 | 2 | V |
| VA11、1.1V 模拟电源(2) | 1.05 | 1.1 | 1.15 | |||
| VD11、1.1V 数字电源(3) | 1.05 | 1.1 | 1.15 | |||
| VCMI | 输入共模电压 | INA+、INA–、INB+、INB–(2) | -50 | 0 | 100 | mV |
| CLK+、CLK-、SYSREF+、SYSREF-(2)(4) | 0 | 0.3 | 0.55 | V | ||
| TMSTP+、TMSTP–(3)(5) | 0 | 0.3 | 0.55 | |||
| VID | 输入电压、差分峰峰值电压 | CLK+ 至 CLK–、SYSREF+ 至 SYSREF–、TMSTP+ 至 TMSTP– | 0.4 | 1.0 | 2.0 | VPP-DIFF |
| INA+ 至 INA–，INB+ 至 INB– | 1(6) | |||||
| VIH | 高电平输入电压 | CALTRIG、NCOA0、NCOA1、NCOB0、NCOB1、PD、SCLK、SCS、SDI、SYNCSE(2) | 0.7 | V | ||
| VIL | 低电平输入电压 | CALTRIG、NCOA0、NCOA1、NCOB0、NCOB1、PD、SCLK、SCS、SDI、SYNCSE(2) | 0.45 | V | ||
| IC_TD | 温度二极管输入电流 | TDIODE+ 至 TDIODE– | 100 | µA | ||
| CL | BG 最大负载电容 | 100 | pF | |||
| IO | BG 最大输出电流 | 100 | µA | |||
| DC | 输入时钟占空比 | 30% | 50% | 70% | ||
| TA | 自然通风条件下的工作温度范围 | -55 | °C | |||
| Tj | 工作结温 | 125(1) | °C | |||
(1) 芯片设计用于在 TJ = 150°C 下运行，并在 TJ = 125°C 时使器件和芯片金属化降级高达 150,000 POH 连续运行
(2) 测量至 AGND。
(3) 测量至 DGND。
(4) TI 强烈建议对 CLK± 进行交流耦合，并将 DEVCLK_LVPECL_EN 设置为 0，以使 CLK± 自偏置到最佳输入共模电压，从而实现最高性能。TI 建议对 SYSREF± 进行交流耦合，除非需要直流耦合，在这种情况下，必须使用 LVPECL 输入模式 (SYSREF_LVPECL_EN = 1)。
(5) 无论是 TMSTP_LVPECL_EN=0 时的交流耦合，还是 TMSTP_LVPECL_EN=1 时的直流耦合，TMSTP± 都没有内部偏置，需要从外部对 TMSTP± 进行偏置。
(6) 当 INA± 或 INB± 的 VID 超出由 INA± 的 FS_RANGE_A 或 INB± 的 FS_RANGE_B 设置的编程满量程电压 (V FS) 时，ADC 输出代码将饱和。
5.4 热性能信息
| 热指标(1) | ADC12DJ3200QML-SP | 单位 | |
|---|---|---|---|
| ZMX (CLGA) NWE (CCGA) | |||
| 196 引脚 | |||
| RθJA | 结至环境热阻 | 24.9 | °C/W |
| RθJC(top) | 结至外壳（顶部）热阻 | 1.9(3) | °C/W |
| RθJB | 结至电路板热阻 | 11.4 | °C/W |
| ψJT | 结至顶部特征参数 | 0.7(3) | °C/W |
| ψJB | 结至电路板特征参数 | 11.4 | °C/W |
| RθJC(bot) | 结至外壳（底部）热阻 | 6.5(2) | °C/W |
(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标 应用报告。
(2) 外壳底部温度在固定温度 PCB 上焊柱底部测得。此参数仅在器件上连接了焊柱时适用。
(3) 改进的热参数适用于从 2023 年开始具有生产日期代码的器件。具有 2022 年及更早生产日期代码的器件具有 16.5°C/W 的 RθJC(top) 和 7.5°C/W 的 ψJT。
5.5 电气特性：直流规格
TA = 25°C，VA19 = 1.9V，VA11 = 1.1V，VD11 = 1.1V，默认满量程电压 (FS_RANGE_A = FS_RANGE_B = 0xA000)，单通道模式下应用至 INA± 的输入信号，fIN = 347 MHz，AIN = –1dBFS，fCLK = 最大额定时钟频率，滤波 1-VPP 正弦波时钟，JMODE = 1，以及后台校准（除非另外指明）；最小值和最大值在建议运行条件 表中提供的标称电源电压和工作温度范围内
| 参数 | 测试条件 | 子组(1) | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|---|
| 直流精度 | |||||||
| 分辨率 | 无代码丢失时的分辨率 | 12 | 位 | ||||
| DNL | 微分非线性 | 距离理想步长的最大正偏移 | 0.4 | LSB | |||
| 距离理想步长的最大负偏移 | -0.3 | LSB | |||||
| INL | 积分非线性 | 距离理想传递函数的最大正偏移 | 3 | LSB | |||
| 距离理想传递函数的最大负偏移 | -2 | LSB | |||||
| 模拟输入（INA+、INA–、INB+、INB–） | |||||||
| VOFF | 偏移误差 | CAL_OS = 0 | ±2.0 | mV | |||
| CAL_OS = 1 | ±0.5 | mV | |||||
| VOFF_ADJ | 输入失调电压调节范围 | 可用的偏移校正范围（请参阅 CAL_CFG0 寄存器或 OADJ_A_FG0_VINA 寄存器中的 CAL_OS 位） | ±55 | mV | |||
| VOFF_DRIFT | 偏移漂移 | 仅限标称温度下的前台校准 | 23 | µV/°C | |||
| 每个温度下的前台校准 | 0 | ||||||
| VIN_FSR | 模拟差分输入满量程 | 默认满量程电压 (FS_RANGE_A = FS_RANGE_B = 0xA000) | [1、2、3] | 750 | 810 | 850 | mVPP |
| 最大满量程电压 (FS_RANGE_A = FS_RANGE_B = 0xFFFF) | 1050 | ||||||
| 最小满量程电压 (FS_RANGE_A = FS_RANGE_B = 0x2000) | 490 | ||||||
| VIN_FSR_DRIFT | 模拟差分输入满量程范围漂移 | 默认 FS_RANGE_A 和 FS_RANGE_B 设置，仅在标称温度下进行前台校准，由 50Ω 源驱动的输入，包括 RIN 漂移的影响 | -0.01 | %/°C | |||
| 默认 FS_RANGE_A and FS_RANGE_B 设置，每个温度下的前台校准，由 50Ω 源驱动的输入，包括 RIN 漂移的影响 | -0.022 | ||||||
| VIN_FSR_MATCH | 模拟差分输入满量程范围匹配 | INA± 和 INB± 之间的匹配，默认设置，双通道模式 | 1% | ||||
| RIN | AGND 单端输入电阻 | 每个输入引脚端接至 AGND，在 TA = 25°C 时测量 | [1] | 48 | 50 | 52 | Ω |
| RIN_TEMPCO | 输入终端线性温度系数 | 14.7 | mΩ/°C | ||||
| CIN | 单端输入电容 | 在 DC 时为单通道模式 | 0.4 | pF | |||
| 在 DC 时为双通道模式 | 0.4 | ||||||
| 温度二极管特性 (TDIODE+、TDIODE-) | |||||||
| ΔVBE | 温度二极管电压斜率 | 100 µA 的强制正向电流；失调电压（在 0°C 下约为 0.792V）随工艺变化，必须针对每个器件进行测量；在器件未上电或 PD 引脚置位的情况下执行失调电压测量，可更大限度地减少器件自发热；只有在进行偏移测量时，才需要将 PD 引脚置为有效达足够长的时间 | -1.6 | mV/°C | |||
| 带隙电压输出 (BG) | |||||||
| VBG | 基准输出电压 | IL ≤ 100µA | 1.1 | V | |||
| VBG_DRIFT | 基准输出温度漂移 | IL ≤ 100µA | -102 | µV/°C | |||
| 时钟输入（CLK+、CLK–、SYSREF+、SYSREF–、TMSTP+、TMSTP–） | |||||||
| ZT | 内部端接 | DEVCLK_LVPECL_EN = 0、SYSREF_LVPECL_EN = 0 且 TMSTP_LVPECL_EN = 0 时的差分终端 | 100 | Ω | |||
| 在 DEVCLK_LVPECL_EN = 0、SYSREF_LVPECL_EN = 0、TMSTP_LVPECL_EN = 0 时单端终端至 GND （每引脚） | 50 | ||||||
| VCM | 输入共模电压自偏置 | 交流耦合时 CLK± 的自偏置共模电压（DEVCLK_LVPECL_EN 必须设置为 0) | 0.3 | V | |||
| 在交流耦合时（SYSREF_LVPECL_EN 必须设置为 0）且接收器启用 (SYSREF_RECV_EN = 1) 时，SYSREF± 的自偏置共模电压 | 0.3 | ||||||
| 在交流耦合（SYSREF_LVPECL_EN 必须设置为 0）且接收器被禁用 (SYSREF_RECV_EN = 0) 时，SYSREF± 的自偏置共模电压 | VA11 | ||||||
| CL_DIFF | 差分输入电容 | 正负差分输入引脚之间 | 0.1 | pF | |||
| CL_SE | 单端输入电容 | 每个输入端接地 | 0.5 | pF | |||
| 串行器/解串器输出（DA[7:0]+、DA[7:0]–、DB[7:0]+、DB[7:0]–） | |||||||
| VOD | 差分输出电压，峰峰值 | 100-Ω 负载 | [1、2、3] | 550 | 600 | 650 | mVPP-DIFF |
| VCM | 输出共模电压 | 交流耦合 | VD11 / 2 | V | |||
| ZDIFF | 差分输出阻抗 | 100 | Ω | ||||
| CMOS 接口（SCLK、SDI、SDO、SCS、PD、NCOA0、NCOA1、NCOB0、NCOB1、CALSTAT、CALTRIG、ORA0、ORA1、ORB0、ORB1、SYNCSE） | |||||||
| IIH | 高电平输入电流 | [1、2、3] | 40 | µA | |||
| IIL | 低电平输入电流 | [1、2、3] | -40 | µA | |||
| CI | 输入电容 | 2 | pF | ||||
| VOH | 高电平输出电压 | ILOAD = -400µA | [1、2、3] | 1.65 | V | ||
| VOL | 低电平输出电压 | ILOAD = 400µA | [1、2、3] | 150 | mV | ||
(1) 有关子组定义，请参阅表 5-1。
5.6 电气特性：功耗
TA = 25°C，VA19 = 1.9V，VA11 = 1.1V，VD11 = 1.1V，默认满量程电压 (FS_RANGE_A = FS_RANGE_B = 0xA000)，单通道模式下应用至 INA± 的输入信号，fIN = 347 MHz，AIN = –1dBFS，fCLK = 最大额定时钟频率，滤波 1-VPP 正弦波时钟，JMODE = 1，以及后台校准（除非另外指明）；最小值和最大值在建议运行条件 表中提供的标称电源电压和工作温度范围内
| 参数 | 测试条件 | 子组(1) | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|---|
| IVA19 | 1.9V 模拟电源电流 | 功率模式 1：单通道模式，JMODE 1（16 个通道，DDC 旁路），前台校准 | 890 | mA | |||
| IVA11 | 1.1V 模拟电源电流 | 500 | mA | ||||
| IVD11 | 1.1V 数字电源电流 | 542 | mA | ||||
| PDIS | 功率耗散 | 2.8 | W | ||||
| IVA19 | 1.9V 模拟电源电流 | 功率模式 2：单通道模式，JMODE 0（8 个通道，DDC 旁路），前台校准 | [1、2、3] | 890 | 1000 | mA | |
| IVA11 | 1.1V 模拟电源电流 | [1、2、3] | 500 | 650 | mA | ||
| IVD11 | 1.1V 数字电源电流 | [1、2、3] | 595 | 850 | mA | ||
| PDIS | 功率耗散 | [1、2、3] | 2.9 | 3.5 | W | ||
| IVA19 | 1.9V 模拟电源电流 | 电源模式 3：单通道模式，JMODE 1（16 个通道，DDC 旁路），后台校准 | 1172 | mA | |||
| IVA11 | 1.1V 模拟电源电流 | 600 | mA | ||||
| IVD11 | 1.1V 数字电源电流 | 561 | mA | ||||
| PDIS | 功率耗散 | 3.5 | W | ||||
| IVA19 | 1.9V 模拟电源电流 | 功率模式 4：双通道模式，JMODE 3（16 通道，DDC 旁路），后台校准 | 1254 | mA | |||
| IVA11 | 1.1V 模拟电源电流 | 600 | mA | ||||
| IVD11 | 1.1V 数字电源电流 | 573 | mA | ||||
| PDIS | 功率耗散 | 3.7 | W | ||||
| IVA19 | 1.9V 模拟电源电流 | 功率模式 5：双通道模式，JMODE 11（8 个通道，4 倍抽取），前台校准 | 971 | mA | |||
| IVA11 | 1.1V 模拟电源电流 | 500 | mA | ||||
| IVD11 | 1.1V 数字电源电流 | 1033 | mA | ||||
| PDIS | 功率耗散 | 3.6 | W | ||||
(1) 有关子组定义，请参阅表 5-1。
