• Menu
  • Product
  • Email
  • PDF
  • Order now

  • UCC2154x 具有 3.3mm 通道间距选项的增强型隔离式双通道栅极驱动器

    • ZHCSIS7E September   2018  – November 2024 UCC21540 , UCC21540A , UCC21541 , UCC21542

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • UCC2154x 具有 3.3mm 通道间距选项的增强型隔离式双通道栅极驱动器
  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
    1. 5.1 引脚配置和功能
    2. 5.2 UCC21542 引脚功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  功率等级
    6. 6.6  绝缘规格
    7. 6.7  安全限值
    8. 6.8  电气特性
    9. 6.9  开关特性
    10. 6.10 绝缘特性曲线
    11. 6.11 典型特性
  8. 7 参数测量信息
    1. 7.1 最小脉冲
    2. 7.2 传播延迟和脉宽失真度
    3. 7.3 上升和下降时间
    4. 7.4 输入和禁用响应时间
    5. 7.5 可编程死区时间
    6. 7.6 上电 UVLO 到输出延迟
    7. 7.7 CMTI 测试
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 VDD、VCCI 和欠压锁定 (UVLO)
      2. 8.3.2 输入和输出逻辑表
      3. 8.3.3 输入级
      4. 8.3.4 输出级
      5. 8.3.5 UCC2154x 中的二极管结构
    4. 8.4 器件功能模式
      1. 8.4.1 禁用引脚
      2. 8.4.2 可编程死区时间 (DT) 引脚
        1. 8.4.2.1 DT 引脚连接至 VCCI
        2. 8.4.2.2 在 DT 和 GND 引脚之间连接编程电阻器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 设计 INA/INB 输入滤波器
        2. 9.2.2.2 选择死区时间电阻器和电容器
        3. 9.2.2.3 选择外部自举二极管及其串联电阻
        4. 9.2.2.4 栅极驱动器输出电阻器
        5. 9.2.2.5 栅极至源极电阻器选择
        6. 9.2.2.6 估算栅极驱动器功率损耗
        7. 9.2.2.7 估算结温
        8. 9.2.2.8 选择 VCCI、VDDA/B 电容器
          1. 9.2.2.8.1 选择 VCCI 电容器
          2. 9.2.2.8.2 选择 VDDA（自举）电容器
          3. 9.2.2.8.3 选择 VDDB 电容器
        9. 9.2.2.9 具有输出级负偏置的应用电路
      3. 9.2.3 应用曲线
  11. 10电源相关建议
  12. 11布局
    1. 11.1 布局指南
      1. 11.1.1 元件放置注意事项
      2. 11.1.2 接地注意事项
      3. 11.1.3 高电压注意事项
      4. 11.1.4 散热注意事项
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 第三方产品免责声明
    2. 12.2 文档支持
      1. 12.2.1 相关文档
    3. 12.3 接收文档更新通知
    4. 12.4 支持资源
    5. 12.5 商标
    6. 12.6 静电放电警告
    7. 12.7 术语表
  14. 13修订历史记录
  15. 14机械、封装和可订购信息
  16. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

UCC2154x 具有 3.3mm 通道间距选项的
增强型隔离式双通道栅极驱动器

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

下载最新的英语版本

1 特性

  • 宽体封装选项
    • DW SOIC-16：引脚对引脚兼容 UCC21520
    • DWK SOIC-14：3.3mm 通道间距
  • 高达 4A 峰值拉电流和 6A 峰值灌电流输出
  • 高达 18V 的 VDD 输出驱动电源
    • 5V 和 8V VDD UVLO 选项
  • CMTI 大于 125V/ns
  • 开关参数：
    • 33ns 典型传播延迟
    • 6ns 最大脉宽失真
    • 10µs 最大 VDD 上电延迟
  • 可通过电阻器编程的死区时间
  • TTL 和 CMOS 兼容输入
  • 安全相关认证（计划）：
    • 符合 DIN EN IEC 60747-17 (VDE 0884-17) 标准的 8000VPK 增强型隔离
    • 符合 UL 1577 标准且长达 1 分钟的 5700VRMS 隔离
    • 符合 GB4943.1-2022 标准的 CQC 认证

2 应用

  • 隔离式交流/直流和直流/直流电源
  • 服务器、电信、IT 和工业基础设施
  • 电机驱动器和光伏逆变器
  • 工业运输

3 说明

UCC2154x 是隔离式双通道栅极驱动器系列，该系列设计具有高达 4A/6A 峰值拉电流/灌电流，可驱动功率 MOSFET、IGBT 和 GaN 晶体管。采用 DWK 封装的 UCC2154x 还提供了 3.3mm 的最小通道间距，有利于获得更高的总线电压。

UCC2154x 系列器件可以配置为两个低侧驱动器、两个高侧驱动器或一个半桥驱动器。输入侧通过一个 5.7kVRMS 隔离栅与两个输出驱动器相隔离，其共模瞬态抗扰度 (CMTI) 的最小值为 125V/ns。

保护功能包括：可通过电阻器编程的死区时间；通过禁用功能同时关闭两路输出；以及在输入引脚上对高达 -5V 的尖峰进行 50ns 的负电压处理。所有电源都有 UVLO 保护。

器件信息(1)
器件型号 IPK 建议的VDD 电源最小值 封装
UCC21540DW 4.0A/6.0A 9.2V DW（SOIC，16）
UCC21540ADWK 4.0A/6.0A 6.0V DWK（SOIC，14）
UCC21541DW 1.5A/2.5A 9.2V DW（SOIC，16）
UCC21542DWK 4.0A/6.0A 9.2V DWK（SOIC，14）
UCC21542ADWK 4.0A/6.0A 6.0V DWK（SOIC，14）
(1) 有关所有可用封装，请参阅节 14。
UCC21540 UCC21540A UCC21541 UCC21542 典型应用典型应用

4 器件比较表

器件选项 UVLO 峰值电流 死区时间功能 封装
UCC21540DW 8.0V 4A 拉电流，6A 灌电流 是 SOIC-16
UCC21540ADW 5.0V 4A 拉电流，6A 灌电流 是 SOIC-16
UCC21540DWK 8.0V 4A 拉电流，6A 灌电流 是 SOIC-14
UCC21540ADWK 5.0V 4A 拉电流，6A 灌电流 是 SOIC-14
UCC21541DW 8.0V 1.5A 拉电流，2.5A 灌电流 是 SOIC-16
UCC21542DW 8.0V 4A 拉电流，6A 灌电流 否 SOIC-16
UCC21542DWK 8.0V 4A 拉电流，6A 灌电流 否 SOIC-14
UCC21542ADWK 5.0V 4A 拉电流，6A 灌电流 否 SOIC-14

5 引脚配置和功能

5.1 引脚配置和功能

UCC21540 UCC21540A UCC21541 UCC21542 DW 封装16 引脚 SOIC顶视图图 5-1 DW 封装16 引脚 SOIC顶视图
UCC21540 UCC21540A UCC21541 UCC21542 DWK 封装14 引脚 SOIC顶视图图 5-2 DWK 封装14 引脚 SOIC顶视图
表 5-1 引脚功能
引脚 类型(1) 说明
名称 编号
DIS 5 I 设置为高电平时会同时禁用两个驱动器输出，而设置为低电平时则会启用输出。为了实现更好的抗噪性能，如果不使用该引脚，则建议将其接地。连接到远距离微控制器时，可靠近 DIS 引脚放置约为 1nF 的低 ESR/ESL 电容器进行旁路。
DT 6 I DT 引脚配置：
  • 将 DT 连接到 VCCI 可禁用 DT 功能并允许输出重叠。
  • 在 DT 和 GND 之间放置一个电阻器 (RDT) 可根据以下公式调整死区时间：DT (ns) = 10 × RDT (kΩ)。TI 建议靠近 DT 引脚放置一个 ≤1nF 的陶瓷电容器来旁路此引脚，从而实现更佳的抗噪性能。不建议将 DT 引脚悬空。
GND 4 P 初级侧地基准。初级侧的所有信号都以该地为基准。
INA 1 I A 通道的输入信号。INA 输入具有兼容 TTL/CMOS 的输入阈值。该引脚在保持开路时在内部被拉至低电平。为了实现更好的抗噪性能，如果不使用该引脚，则建议将其接地。
INB 2 I B 通道的输入信号。INB 输入具有兼容 TTL/CMOS 的输入阈值。该引脚在保持开路时在内部被拉至低电平。为了实现更好的抗噪性能，如果不使用该引脚，则建议将其接地。
NC 7 — 无内部连接。此引脚可保持悬空、连接至 VCCI 或连接至 GND。
NC 12 — 无内部连接。建议保持悬空，以根据需要实现从驱动器 A 到驱动器 B 爬电距离的最大化。SOIC-14 DWK 封装中移除了引脚 12 和引脚 13。
13
OUTA 15 O 驱动器 A 的输出。连接到 A 通道 FET 或 IGBT 的栅极。
OUTB 10 O 驱动器 B 的输出。连接到 B 通道 FET 或 IGBT 的栅极。
VCCI 3 P 初级侧电源电压。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 GND）。
VCCI 8 P 此引脚在内部短接至引脚 3。
最好选择旁路引脚 3-4，而不是引脚 8-4。
VDDA 16 P 驱动器 A 的次级侧电源。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 VSSA）。
VDDB 11 P 驱动器 B 的次级侧电源。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 VSSB）。
VSSA 14 P 次级侧驱动器 A 接地。次级侧 A 通道的接地参考。
VSSB 9 P 次级侧驱动器 B 接地。次级侧 B 通道的接地参考。
(1) P = 电源，I = 输入，O = 输出

5.2 UCC21542 引脚功能

UCC21540 UCC21540A UCC21541 UCC21542 DW 封装16 引脚 SOIC顶视图图 5-3 DW 封装16 引脚 SOIC顶视图
UCC21540 UCC21540A UCC21541 UCC21542 DWK 封装14 引脚 SOIC顶视图图 5-4 DWK 封装14 引脚 SOIC顶视图
表 5-2 UCC21542 引脚功能
引脚 类型(1) 说明
名称 编号
DIS 5 I 设置为高电平时会同时禁用两个驱动器输出，而设置为低电平时则会启用输出。为了实现更好的抗噪性能，如果不使用该引脚，则建议将其接地。连接到远距离微控制器时，可靠近 DIS 引脚放置约为 1nF 的低 ESR/ESL 电容器进行旁路。
NC 6 I 无内部连接。此引脚可保持悬空、连接至 VCCI 或连接至 GND。
GND 4 P 初级侧地基准。初级侧的所有信号都以该地为基准。
INA 1 I A 通道的输入信号。INA 输入具有兼容 TTL/CMOS 的输入阈值。该引脚在保持开路时在内部被拉至低电平。为了实现更好的抗噪性能，如果不使用该引脚，则建议将其接地。
INB 2 I B 通道的输入信号。INB 输入具有兼容 TTL/CMOS 的输入阈值。该引脚在保持开路时在内部被拉至低电平。为了实现更好的抗噪性能，如果不使用该引脚，则建议将其接地。
NC 7 — 无内部连接。此引脚可保持悬空、连接至 VCCI 或连接至 GND。
NC 12 — 无内部连接。建议保持悬空，以根据需要实现从驱动器 A 到驱动器 B 爬电距离的最大化。SOIC-14 DWK 封装中移除了引脚 12 和引脚 13。
13
OUTA 15 O 驱动器 A 的输出。连接到 A 通道 FET 或 IGBT 的栅极。
OUTB 10 O 驱动器 B 的输出。连接到 B 通道 FET 或 IGBT 的栅极。
VCCI 3 P 初级侧电源电压。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 GND）。
VCCI 8 P 此引脚在内部短接至引脚 3。
最好选择旁路引脚 3-4，而不是引脚 8-4。
VDDA 16 P 驱动器 A 的次级侧电源。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 VSSA）。
VDDB 11 P 驱动器 B 的次级侧电源。使用尽可能靠近器件的低 ESR/ESL 电容器在本地进行去耦（连接至 VSSB）。
VSSA 14 P 次级侧驱动器 A 接地。次级侧 A 通道的接地参考。
VSSB 9 P 次级侧驱动器 B 接地。次级侧 B 通道的接地参考。
(1) P = 电源，I = 输入，O = 输出

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)
最小值 最大值 单位
输入偏置引脚电源电压 VCCI 至 GND -0.3 20 V
驱动器辅助电源 VDDA-VSSA、VDDB-VSSB -0.3 30 V
输出信号电压 OUTA 至 VSSA、OUTB 至 VSSB -0.3 VVDDA+0.3、VVDDB+0.3 V
OUTA 至 VSSA、OUTB 至 VSSB、200 ns 瞬态 -2 VVDDA+0.3、VVDDB+0.3 V
输入信号电压 INA、INB、DIS 和 DT 至 GND -0.3 VVCCI+0.3 V
INA、INB 瞬态至 GND，50ns –5 VVCCI+0.3 V
通道间隔离电压 采用 DW 封装的 |VSSA-VSSB| 1500 V
采用 DWK 封装的 |VSSA-VSSB| 1850
结温，TJ (2) -40 150 °C
贮存温度，Tstg -65 150 °C
(1) 超出“绝对最大额定值”运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能，并缩短器件寿命。
(2) 若要保持 TJ 的建议运行条件，请参阅节 6.4。

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale