ZHCSAT8G september   2012  – october 2020 SN65DSI85

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings #GUID-24B27461-2407-4A70-B6CA-5D1E4961612D/SLLSEB91839
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
  8.   Parameter Measurement Information
  9. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Clock Configurations and Multipliers
      2. 7.3.2 ULPS
      3. 7.3.3 LVDS Pattern Generation
    4. 7.4 Device Functional Modes
      1. 7.4.1 Operating Modes
      2. 7.4.2 24
      3. 7.4.3 Reset Implementation
      4. 7.4.4 Initialization Sequence
      5. 7.4.5 LVDS Output Formats
      6. 7.4.6 DSI Lane Merging
      7. 7.4.7 DSI Pixel Stream Packets
      8. 7.4.8 DSI Video Transmission Specifications
    5. 7.5 Programming
      1. 7.5.1 Local I2C Interface Overview
    6. 7.6 Register Maps
      1. 7.6.1 Control and Status Registers Overview
  10. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 Video STOP and Restart Sequence
      2. 8.1.2 Reverse LVDS Pin Order Option
      3. 8.1.3 IRQ Usage
    2. 8.2 Typical Applications
      1. 8.2.1 Typical WUXGA 18-bpp Application
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1 Example Script
        3. 8.2.1.3 Application Curve
      2. 8.2.2 Typical WQXGA 24-bpp Application
        1. 8.2.2.1 Design Requirements
  11. 9 Power Supply Recommendations
    1. 9.1 VCC Power Supply
    2. 9.2 VCORE Power Supply
  12. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 Package Specific
      2. 10.1.2 Differential pairs
      3. 10.1.3 Ground
    2. 10.2 Layout Example
  13. 11Device and Documentation Support
    1. 11.1 Receiving Notification of Documentation Updates
    2. 11.2 Community Resources
    3. 11.3 Trademarks
  14. 12Mechanical, Packaging, and Orderable Information

1 特性

  • 实现了 MIPI® D-PHY 版本 1.00.00 物理层前端和显示串行接口 (DSI) 版本 1.02.00
  • 双通道 DSI 接收器在每个通道上可针对 1 条、2 条、3 条或 4 条 D-PHY 数据信道进行配置，每信道的运行速率高达 1Gbps
  • 支持格式为 RGB666 和 RGB888 的 18bpp 和 24bpp DSI 视频数据包
  • 适合 60fps WQXGA 2560 × 1600 分辨率（18bpp 和 24bpp 彩色），以及 60fps WUXGA 1920 × 1200 分辨率和 3D 图形显示（相当于 120fps）
  • MIPI® 前端可配置用于单通道或双通道 DSI 配置
  • 可针对单链路或双链路 LVDS 进行配置的 FlatLink™ 输出
  • 支持双通道 DSI ODD 或 EVEN 和 LEFT 或 RIGHT 工作模式
  • 支持两个单通道 DSI 转两个单链路 LVDS 工作模式
  • 在双链路或单链路模式下，LVDS 输出时钟范围为 25MHz 至 154MHz
  • LVDS 像素时钟可采用自由运行持续 D-PHY 时钟或外部基准时钟 (REFCLK)
  • 1.8V 主 VCC 电源
  • 低功耗特性包括关断模式、精简 LVDS 输出电压摆幅、共模和 MIPI® 超低功耗状态 (ULPS) 支持
  • 支持 LVDS 通道交换和 LVDS 引脚顺序反转功能，以方便 PCB 布线
  • ESD 等级 ±2kV (HBM)
  • 采用 64 引脚 5mm × 5mm nFBGA (ZXH) 封装
  • 温度范围：–40°C 至 85°C