ZHCAGA1 August   2026 TMS320F28P650DK

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2BBU Interleave DC/DC拓扑和控制框架
  6. 3F28P65X实时控制信号路径
  7. 4F28P65X硬件SysConfig 配置与工程实现
    1. 4.1 CMPSS 配置注意事项
      1. 4.1.1 CMPSS的斜坡补偿和逐周期电流限制
      2. 4.1.2 CMPSS的负电流关断应用
      3. 4.1.3 CMPSS的故障保护
    2. 4.2 EPWM XBAR配置
    3. 4.3 EPWM 配置
      1. 4.3.1 交错并联PWM全局配置
      2. 4.3.2 单相EPWM模块配置
  8. 5F28P65x双CPU协同工作以及注意事项
  9. 6测试波形
  10. 7参考文献

1 引言

数据中心的BBU（Battery Backup Unit）需要在AC/PSU掉电后的 2~5 分钟内快速接管负载供电，为母线的切换、负载迁移和安全关机争取时间窗口。DC/DC 变换器作为电池与数据中心母线的唯一功率接口，其动态响应能力直接决定了 BBU 的可用性。

传统模拟控制方案（如峰值电流模式 PWM 控制器）在多相并联、在线参数调整和固件升级等需求面前灵活性不足。F28P65x 系列DSP因其丰富的集成外设，高效的环路控制和双CPU多Flash Bank的特点，能够克服BBU的高功率密度，动态响应和不停机在线升级的挑战。本文以多相放电的Boost 和充电 Buck 非对称交错并联方案为例，介绍 F28P65x 实现峰值电流模式控制的硬件信号链设计、软件配置方法以及双 CPU 协同工作的要点。