ZHCAFT9 October 2025 TPLD1202 , TPLD1202-Q1
TPLD 系统内开发
TPLD™ 器件需要一个串行外设接口 (SPI) 或内部集成电路 (I2C) 接口来进行临时或永久配置。此外，TPLD801 和 TPLD1201 器件还需要一条通用输入 (GPI) 线路，这意味着必须总共使用五个通用输入/输出 (GPIO)（IO5，IO4，IO2，IO1 和 GPI）进行配置。在某些情况下，用户更喜欢在自己的系统中安装 TPLD 器件，尤其在给定项目的开发阶段更是如此。
由于通用输入/输出 (GPIO) 的数量有限，使用 SPI 对设备进行临时编程的方法是可行的，具体操作是在那些既用于临时编程，又在系统中作为 GPIO 使用的线路上安装三态缓冲器。这样，在需要编程线路来更新 TPLD 功能时，可以生成隔离。图 1 展示了这一概念。
图 1 TPLD 系统内开发方框图测试原型
图 2 展示了一个开发系统，其中包括一些 TI SN74LVC1G125 三态缓冲器（顶部）、TPLD1201（中间）、一个跳线和一个编程端口（底部）。使用跳线选择编程器线路或当前系统中 TPLD GPIO 正在使用的外部信号。若要到达对器件进行编程所需的 TPLD 引脚，客户必须安装引脚接头或双排连接器，例如，提供来自编程器的配置信号等。
图 2 TPLD 系统内开发原型示例假设 TPLD 要将输入频率除以二。在这种情况下，输入信号 SYS_CLK 始终处于活动状态并连接到三态缓冲器输入端。同时，TPLD GPIO5 连接到三态缓冲器输出端。图 3 显示 SYS_CLK 始终运行，但无法到达 GPIO5，因为三态使能 (OE#) 的高电平被解除。
图 3 TPLD 未编程图 4展示了使用相同 OE# 配置，通过 SPI 接口对 TPLD 进行编程。SYS_CLK 信号处于活动状态，与 GPIO5 隔离，但未与 SPI CS 线路隔离。
图 4 编程期间的 TPLD对器件进行编程后，OE# 可以接地，激活三态缓冲器，从而使外部时钟达到 IO5，并且时钟输出（CLK_SYS 除以 2）存在于 IO4 和输出三态缓冲器中，如 图 5 所示。
图 5 编程后的 TPLD结语
在内部配置升级期间，可以使用外部三态缓冲器，给配有 TPLD 器件的系统更改或添加功能，以隔离该器件。此类缓冲器的数量取决于必须将多少个 GPIO 同时用作 GPIO 和配置引脚。最后，请务必记住，上述方法不能应用于 GPI，因为它还具有 +8V VPP 的替代功能，该电压位于三态缓冲器通常能接受的最大 5V 的顶部。