ZHCAFB9 May 2025 TPS628301 , TPS628302 , TPS628303 , TPS628304
LPCAMM2 内存模块需要多个电压轨,例如 1.8V (VDD1)、1.05V (VDD2H)、0.9V (VDD2L) 和 0.5V/0.3V (VDDQ),它们均由 JESD318(压缩附加内存模块 (CAMM2) 通用标准中的 JDEC 标准)进行了标准化。JESD301-3(适用于 LPDDR5 的 PMIC5200 电源管理 IC 规范)涵盖了这些电压轨。但是在 LPCAMM2 标准 (JESD318A) 中也叙述了一种替代架构。这种替代架构使用用于 DDR5 存储器的 PMIC5100 电源管理 IC 来生成 VDD1 和 VDD2 电压轨,并将其与用于生成 VDDQ 的单独离散稳压器相结合,如图 1中所示。
本应用简报介绍了一种利用 TPS62830x 器件系列应对离散 VDDQ 设计挑战的方法。
根据 LPCAMM2 中 VDDQ 电压轨的要求,TPS62830x 系列本身支持 0.5V 的输出电压。通常,所需的 VDDQ 电流消耗在1A 至 3A 范围内,具体取决于存储器大小和 VDDQ 分离轨方法或通用方法的实现情况。TPS62830x 系列包含 1、2、3 和 4A 器件型号,并具备类似的性能。特别是,高输出电压精度和优化的负载瞬态性能可以满足 VDDQ 要求的特性。根据器件特定数据表,建议将瞬态优化型 BOM 以及一个 0.24μH 电感器和 2 个 22μF 输出电容器用于该 VDDQ 电源应用中。0.5V 的输出电压不需要反馈分压器,因为这是原生 FB 基准电压。可将 MODE 引脚设置为高电平以启用强制 PWM 操作。图 2展示了 LPCAMM2 上的 VDDQ 示例应用。
图 3展示了在该配置中当 2.5A/μs 时针对负载阶跃为 0.1A 至 3A 的负载瞬态性能。
图 3 在 2.5A/μS 时,TPS628303 负载瞬态响应为 0.1A 至 3A所示的负载瞬态包括静态负载调节和开关噪声引起的电压纹波。输出电压不超过 JESD209-5C(低功耗双倍数据速率 LPDDR 5/5X)中规定的 0.47V 至 0.57 的电压范围。
TPS62830x 以通常为 300μs 的固定软启动时间斜升。加上大约 120μs 的启用延迟时间,输出电压在 420μs(最大 660μs)内完全供电,如图 4所示。
图 4 TPS628303 在1A 负载下软启动根据 JESD209-5C,VDDQ 电源轨应斜升为所有电源序列中的最后一个。为 TPS62830x 指定的快速启动时间能满足所需的最大总功率斜升持续时间 20ms。
JESD209-5C 中定义的断电序列需要 VDDQ 以所有电源轨中最快的速度下降。在不受控制的断电情况下,最大断电斜降时间指定为 2s。TPS62830x 具有强大的 400mA 有源放电电流,能进行快速斜降,即使在 0A 负载下也是如此,如图 5所示。
图 5 TPS628303 在 0A 负载下禁用尽管 JESD318(压缩连接的内存模块 (CAMM2) 通用标准)在离散 VDDQ 实现中明确排除了对 DVFSQ 提供 0.3V 的支持,但可以使用图 6中的电路模拟 DVFSQ 控制。
开关断开时的输出电压可以通过方程式 1计算得出。
开关闭合时的输出电压可以通过方程式 2计算得出。
图 6中的电阻值针对断开的开关设置 VOUT = 0.51V,针对闭合的开关设置 V OUT = 0.31V。在这些值中,会考虑 CAMM2 连接器和 PCB 上的 10mV 压降,如 JESD318A 中为 VDDQ 通用电力输送方法提出的建议。
电压电平切换的定义如图 7 所示。
图 7 TPS628303 DVFSQPMIC5100 的 VIN_BULK 电源可用作一个外部基准电压并以此作为示例,但是 TPS62830x 输出电压精度现在也取决于这个外部电压。
TPS62830x 器件系列提供两种封装类型(QFN 和 SOT583),它们之间的布局兼容。在设计阶段考量时,电路板设计人员可以将两种封装尺寸重叠,如图 8所示。这种重叠可以让您灵活地在封装之间切换并缓解任何潜在的电源问题。