为了节省成本，有些输入信号变化没那么大的场合，特别是对一些直流电压的采样，往往省去了运放电路， C_s 电容需要设计足够大，才能确保采样有足够高的精度。

为了实现0.5LSB的调节误差，可以按照下面公式计算 C_s 电容大小：

即对于12位的ADC， C_s 是 C_H 的 2¹³ 倍，即如果 C_H 为7.5pF，则 C_s 至少要大于61nF。

此时电容 C_s 是足够大的，它本身的电荷量就足够给 C_H 充放电，引起的电压波动也就是在0.5LSB误差范围之内，无需外部实时补充电荷，不管外部滤波 R_s 电阻多大，采样保持时间多长，都能满足单次采样精度的要求。

不过对于多次过采样或者采样频率特别高，R_s 的阻值过大，也会影响采样精度，因此，需要结合采样频率等综合考虑。

理论上，采样保持时间可以选择规格书要求的最小采样保持时间，但由于电路中存在一些寄生电感，也可能存在ADC内部电容电压震荡的情况，需要预留适当裕量增加采样保持时间。

实验验证：

常用的电阻分压电路如 图 4-3 左半图所示，根据戴维宁定理可算出其等效电阻为：

等效电路的 R_s 基本上由电阻分压电路确定了，阻值不能太小，否则会有较大的功耗和发热， C_s 是可以调节的参数，下面实验选择不同的 C_s 值，配置相同的AQCP值为59（约600ns的采样保持时间），得到以下采样值。

可以看到，电容较大的时候，有较为准确的采样值，而电容较小的时候，则误差很大，跟理论符合。

因此选择合适的电容 C_s ，对采样的精度影响很大，实际的 C_s 还需要结合截止频率，采样频率等综合考虑。

如果采样频率过高，也会影响采样精度，下面是相同的RC参数，不同的采样频率下得到的采样值。

从上图看到，采样频率越高，采样精度越差，因此对于要求截止频率和采样频率要求较高的场合，需要考虑用运放电路提高精度。