ZHCAER0A September   2024  – August 2025

 

  1.   1
  2. 1 说明
  3. 2 所需外设
  4. 3 设计步骤
  5. 4 设计注意事项
  6. 5 软件流程图
  7. 6 应用代码
  8. 7 结果
  9. 8 其他资源
  10. 9 修订历史记录
  11. 10E2E
  12. 11商标

4 设计注意事项

  1. PWM 频率：PWM 频率与 DAC 分辨率的关系如下：
    方程式 1. 2 N =   f C L O C K f P W M

    其中

    • fCLOCK 是计时器的时钟频率
    • fPWM 是输出 PWM 频率
    • N 是 PWM DAC 的占空比分辨率（以位为单位）。

    该子系统示例使用 32MHz 时钟频率或 16MHz 时钟频率来创建 10 位 DAC。表 4-1 详细说明了一些基于时钟和 PWM 频率的示例 PWM DAC 分辨率。

  2. PWM 配置：该应用为边沿对齐 PWM 配置计时器，并将捕获比较更新值设置为在归零事件后生效。
  3. 占空比更新同步：影子寄存器用于防止计数器比较值更新丢失。这是通过启用相应计时器实例的影子加载功能在 MSPM0 中完成的。这样可以在计时器运行时更新占空比，而不用担心占空比输出中出现干扰。
  4. PWM 中断配置：此处计时器配置为向下计数模式，因此中断配置为在出现捕获或比较递减事件时发生。如果需要在下一个周期更新占空比，则使用捕获比较递减或递增中断有助于确保在下一个加载事件或归零事件之前更新捕获的值。也可以使用任何其他系统中断，需要通过启用影子加载功能来同步该中断。
  5. 样本数组：当输出大于样本数的信号或波形时，会使输出分辨率更高。需要对样本数值进行格式化，以便与 PWM DAC 的分辨率保持一致。
  6. 滤波器设计：基本的 RC 滤波器通常足以对 PWM 输出进行滤波。滤波器截止频率需要至少比 PWM 频率低一个数量级。

    如果需要对 PWM 边沿进行更好的滤波，则可以采用更高阶或更复杂的滤波器。

表 4-1 PWM DAC 分辨率
fCLOCK fPWM N
32MHz 125kHz 8
32MHz 31.3kHz 10
32MHz 7.8kHz 12
16MHz 62.5kHz 8
16MHz 15.6kHz 10
16MHz 3.9kHz 12