TPS2388x 是一款 8 通道电源设备 (PSE) 控制器,旨在按照 IEEE 802.3bt 标准向以太网电缆提供电力。可编程 SRAM 可通过 I2C 实现现场固件可升级性这可提供与支持 PoE 的新型器件的互操作性。
在向 TPS2388x 发送命令之前,上电后的第一件事是加载 SRAM 和奇偶校验代码。表 1 提供了加载代码的步骤。
如果系统中有多个 TPS2388x 器件,请使用全局 I2C 写入通过全局 I2C 地址 0x7F 将 SRAM 和奇偶校验代码加载到多个器件。
从器件的初次加电(VPWR 和 VDD 高于 UVLO)后将 SRAM 和奇偶校验编程延迟至少 50ms,让器件完成其内部硬件初始化过程。
以下过程适用于 8 位(配置 A)或 16 位(配置 B)I2C 操作。必须在较低的 I2C 地址(通道 1-4)完成 SRAM 和奇偶校验编程控制。为上部 I2C 器件地址(通道 5-8)配置 SRAM 控制寄存器不会对 SRAM 或奇偶校验进行编程。
从 TI mySecure 软件 网页访问 TPS2388x 固件的最新版本。
命令 | 寄存器 | 数据 | 说明 | 如果奇偶校验被禁用 | |
---|---|---|---|---|---|
步骤 1 | 写入 | 0x60 | 0x01 | 复位存储器地址指针 | |
步骤 2 | 写入 | 0x62 | 0x00 | 设置起始地址 LSB | |
步骤 3 | 写入 | 0x63 | 0x80 | 设置起始地址 MSB | |
步骤 4 | 写入 | 0x60 | 0xC4 | 复位 CPU 并启用奇偶校验写入 | 跳跃 |
步骤 5 | 写入 | 0x1D |
0xBC | 正在准备 RAM 下载 |
跳跃 |
步骤 6 | 写入 | 0xD7 | 0x02 | ||
步骤 7 | 写入 |
0x91 | 0x00 | ||
步骤 8 | 写入 | 0x90 | 0x00 | ||
步骤 9 | 写入 | 0xD7 | 0x00 | ||
步骤 10 | 写入 | 0x1D | 0x00 | ||
步骤 11 | 写入 | 0x61 | xx,xx,xx,... | 加载奇偶校验数据 | 跳跃 |
写入所有数据后: | |||||
步骤 12 | 写入 | 0x60 | 0xC5 | 将 CPU 保持在复位和复位存储器指针中 | 跳跃 |
步骤 13 | 写入 | 0x62 | 0x00 | 复位起始地址的 LSB | 跳跃 |
步骤 14 | 写入 | 0x63 | 0x80 | 复位起始地址的 MSB | 跳跃 |
步骤 15 | 写入 | 0x60 | 0xC0 | 使 CPU 保持在复位状态并启用 SRAM I2C 写入 | |
步骤 16 | 写入 | 0x1D |
0xBC | 正在准备 RAM 下载 | 如果已在第 5-10 步中运行,则跳过 |
步骤 17 | 写入 | 0xD7 |
0x02 | ||
步骤 18 | 写入 | 0x91 |
0x00 | ||
步骤 19 | 写入 | 0x90 |
0x00 | ||
步骤 20 | 写入 | 0xD7 | 0x00 | ||
步骤 21 | 写入 | 0x1D | 0x00 | ||
步骤 22 | 写入 | 0x61 | xx,xx,xx,... | 加载 SRAM 数据 | |
步骤 23 | 写入 | 0x60 | 0x18 | 清除 CPU 复位并启用 SRAM 和奇偶校验 | 改为写入“0x08” |
步骤 24 | 延迟约为 12ms | ||||
步骤 25 | 读取 | 0x41 | 检查固件版本 |
以下是器件处于安全模式时用于重新加载 SRAM 和奇偶校验代码的指令。
命令 | 寄存器 | 数据 | 说明 | 如果奇偶校验被禁用 | |
---|---|---|---|---|---|
步骤 1 | 写入 | 0x60 | 0x01 | 复位存储器地址指针 | |
步骤 2 | 写入 | 0x62 | 0x00 | 设置起始地址 LSB | |
步骤 3 | 写入 | 0x63 | 0x80 | 设置起始地址 MSB | |
步骤 4 | 写入 | 0x60 | 0x84 | 启用奇偶校验写入 | 跳跃 |
步骤 5 | 写入 | 0x1D |
0xBC | 正在准备 RAM 下载 | 跳跃 |
步骤 6 | 写入 | 0xD7 | 0x02 | ||
步骤 7 | 写入 | 0x91 | 0x00 | ||
步骤 8 | 写入 | 0x90 | 0x00 | ||
步骤 9 | 写入 | 0xD7 | 0x00 | ||
步骤 10 | 写入 | 0x1D | 0x00 | ||
步骤 11 | 写入 | 0x61 | xx,xx,xx,... | 加载奇偶校验数据 | 跳跃 |
写入所有数据后: | |||||
步骤 12 | 写入 | 0x60 | 0x85 | 复位存储器指针 | 跳跃 |
步骤 13 | 写入 | 0x62 | 0x00 | 复位起始地址的 LSB | 跳跃 |
步骤 14 | 写入 | 0x63 | 0x80 | 复位起始地址的 MSB | 跳跃 |
步骤 15 | 写入 | 0x60 | 0x80 | 启用 SRAM I2C 写入 | |
步骤 16 | 写入 | 0x1D | 0xBC | 正在准备 RAM 下载 | 如果已在第 5-10 步中运行,则跳过 |
步骤 17 | 写入 | 0xD7 | 0x02 | ||
步骤 18 | 写入 | 0x91 | 0x00 | ||
步骤 19 | 写入 | 0x90 | 0x00 | ||
步骤 20 | 写入 | 0xD7 | 0x00 | ||
步骤 21 | 写入 | 0x1D | 0x00 | ||
步骤 22 | 写入 | 0x61 | xx, xx, xx, ... | 加载 SRAM 数据 | |
步骤 23 | 写入 | 0x60 | 0x18 | 启用 SRAM 和奇偶校验 | 改为写入“0x08” |
步骤 24 | 延迟约为 12ms | ||||
步骤 25 | 读取 | 0x41 | 检查固件版本 |
相关文档
TI 均以“原样”提供技术性及可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,不保证其中不含任何瑕疵,且不做任何明示或暗示的担保,包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示担保。
所述资源可供专业开发人员应用TI 产品进行设计使用。您将对以下行为独自承担全部责任:(1) 针对您的应用选择合适的TI 产品;(2) 设计、验证并测试您的应用;(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更,恕不另行通知。TI 对您使用所述资源的授权仅限于开发资源所涉及TI 产品的相关应用。除此之外不得复制或展示所述资源,也不提供其它TI或任何第三方的知识产权授权许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等,TI对此概不负责,并且您须赔偿由此对TI 及其代表造成的损害。
TI 所提供产品均受TI 的销售条款 (http://www.ti.com.cn/zh-cn/legal/termsofsale.html) 以及ti.com.cn上或随附TI产品提供的其他可适用条款的约束。TI提供所述资源并不扩展或以其他方式更改TI 针对TI 产品所发布的可适用的担保范围或担保免责声明。IMPORTANT NOTICE
邮寄地址:上海市浦东新区世纪大道 1568 号中建大厦 32 楼,邮政编码:200122
Copyright © 2023 德州仪器半导体技术(上海)有限公司