AM65x 系列器件硬件设计指南应用报告为工程师使用 AM65x 处理器进行设计提供了一个起点。它概述了流程和设计工作，并重点介绍了需要关注的重要领域。请注意，本文档不包含完成系统设计所需的所有信息。在许多情况下，它参考了特定于器件的数据手册或其他各类用户指南作为特定信息来源。

本文档条理有序，先介绍了在设计初始规划阶段必须做出的决策，然后介绍了关键器件的选型及电气和散热要求。为确保设计成功，应在每一部分讨论的问题得到解决后再进行下一部分。

AM65x 处理器包含多种功能，但并非所有这些功能都用于每个设计中。因此，使用同一器件的不同设计的要求可能存在很大差异，具体取决于目标应用。设计人员在确定设计细节之前必须了解相关要求。此外，设计可能需要额外的电路才能在目标环境中正常运行。要选择器件并确定以下内容，可查看 TI.com 上最新的器件特定配套资料（如数据表、勘误表、TRM 和 EVM 用户指南）：

• 器件运行的预期环境条件、目标引导模式、存储类型和使用的接口
• 所选器件中的每个内核将执行的处理量
• 要使用的 DDR 存储器类型、速度和接口
• 连接到处理器的外设

器件选型是系统设计过程中最重要的一步。有关如何选择适用的器件型号、器件密度、特性、封装 (ACD) 和速度等级，请参阅器件特定数据表的功能方框图 和器件比较 部分。

产品文件夹页面上提供了许多与所选器件相关的文档。在设计开始之前应通读相关文档。

在本指南中，TI 建议定期生成设计文档。生成和存储设计文档是提供文档包的基础，而且在寻求外部审核支持时需要使用这类设计文档。

详细的系统方框图涵盖了所有功能块和所需的接口，是设计成功的关键。

系统设计的第一步是创建详细的系统方框图。系统方框图包括所有主要功能块、相关器件、接口，并展示了用于器件互连的 I/O（端口）。

以下是用于支持系统方框图创建过程的资源集合：

• TMDX654GPEVM（AM65x 评估模块 (EVM)）、TMDX654IDKEVM（AM65x 工业开发套件 (IDK)）和任何其他可用的 EVM 均可为开始设计提供良好的信息来源。
• 下面提到的 TI.com 链接可提供器件功能方框图、器件特定数据表、用户指南、勘误表、应用手册、设计注意事项以及适用于各种应用的其他相关信息。设计和开发部分包括 EVM 信息、设计工具、仿真模型和软件。支持和培训部分中提供指向普遍适用的 E2E 主题的链接。
  • AM6526 产品文件夹
  • AM6528 产品文件夹
  • AM6546 产品文件夹
  • AM6548 产品文件夹

系统方框图应指示用于引导的接口。

AM65x 器件包含多个支持引导模式的外设接口。实例有：QSPI、OSPI、PCIe、GPMC NOR、Hyperflash、以太网、USB、eMMC、MMCSD、I2C、SPI 和 UART。AM65x 器件支持主引导模式选项和可选备份引导模式选项。如果主引导源无法引导，ROM 将进入备份模式。

引导模式引脚和相关的电阻器配置在引导模式设置下提供输入，供 ROM 代码用于引导。上电复位时会对这些引脚进行采样，因此必须在释放（使之无效）复位前进行正确设置。BOOTMODE[06:00] 引脚用于选择用于引导的主接口和备份接口。此外，每个引导模式具有不同的配置选项，由其他引导模式引脚（BOOTMODE[18:07] 和 MCU_BOOTMODE[09:00]）控制。

引导模式配置的主要注意事项：

• TI 建议包括用于配置开发期间所用引导模式的设置，例如用于 JTAG 调试的 UART 引导或无引导模式。
• 复位后，引导引脚可提供其他功能。确保在电路板设计过程中，为引导引脚选择上拉/下拉电阻器时考虑到这一点。如果这些引脚由另一器件驱动，则只要该器件复位（由 PORz_OUT 引脚指示），上述引脚就必须恢复正确的引导配置电平，使该器件能够正确引导。
• 某些引导模式引脚的功能被保留。这些引脚不应保持悬空，必须端接（上拉或下拉）。有关端接被保留的引导模式引脚的详细信息，请参阅器件特定 TRM 中初始化 一章的引导模式引脚 部分。

有关引导模式的详细信息，请参阅器件特定 TRM 的初始化 一章。

该处理器包含多个外设接口。为了优化尺寸、引脚数和封装成本，同时保持尽可能多的功能，许多器件焊盘（引脚）最多可复用八个信号功能。因此，并非所有外设接口实例都可以同时使用。

德州仪器 (TI) 开发了 SysConfig-PinMux 工具，可帮助系统设计人员使用引脚多路复用配置工具为基于 AM65x 的系统设计选择合适的功能。

完成器件选型和系统方框图后，下一个设计过程是确定所选处理器的电源需求。

有关处理器电源轨和建议工作范围的完整列表，请参阅器件特定数据表中规格 一章的建议运行条件 部分。以下部分提供了有关电源轨选择的更多详细信息。

处理器包含 17 个内部 LDO，每个 LDO 的输出连接到处理器上的引脚（名为“CAP_VDD*”）。每个 LDO 输出引脚都必须连接一个电容器。有关电容器选型和连接的指导，请参阅器件特定数据表中信号说明 一章的电源 部分。

该处理器包含十二个双电压 I/O 域（VDDSHV[0:8] 和 VDDSHV[0:2]_WKUP），其中每个域为一组固定的 I/O 供电。每个 I/O 电源域可配置为 3.3V 或 1.8V，这决定了由相应 I/O 电源域供电的整组 I/O 的通用工作电压。

每个电源都有相应的 I/O 偏置电源（VDDS[0:8] 和 VDDS[0:2]_WKUP）。如果 VDDSHV[0:8] 或 VDDSHV[0:2]_WKUP 中的任一个配置为 3.3V 运行，则相应的 VDDS[0:8] 或 VDDSHV[0:2]_WKUP 应由内部 I/O 偏置 LDO（CAP_VDDA_1P8_IOLDO[0:1] 和 CAP_VDDA_1P8_IOLDO_WKUP）供电。如果 VDDSHV[0:8] 或 VDDSHV[0:2]_WKUP 中的任一个配置为 1.8V 运行，则 VDDS[0:8] 和 VDDSHV[0:8] 或 VDDS[0:2]_WKUP 和 VDDSHV[0:2]_WKUP 应由同一电源供电。

如需更多信息，请参阅器件特定数据表中应用、实施和布局 一章的外部电容器 部分。

该处理器包含一个集成的 1.8V SDIO LDO，可支持 SD 卡 I/O 电压从卡初始化模式切换到高速数据模式。在给定系统中，只能将一个 MMCSD 端口（可通过 MCU_BOOTMODE09 引脚进行选择）连接到 SDIO LDO。

有关如何连接和配置 SDIO LDO 的信息，请参阅：

• 器件特定数据表中应用、实施和布局 一章的外部电容器 部分。
• 器件特定数据表中信号说明 一章的电源 部分。

器件特定数据表中未提供每个电压轨的最大和最小电流要求。这些要求在很大程度上取决于应用，必须针对特定用例进行计算。

处理器包含多个模拟电源引脚，可为 PLL、DLL 和 SERDES 缓冲器和端接等敏感模拟电路供电。这些引脚必须连接到经过滤波的电源。

为了正确地将电源层与系统噪声去耦，需要去耦电容器和大容量电容器。有关去耦电容器的一般信息，请参阅器件特定数据表。

有关优化去耦电容器和大容量电容器选型和放置的指导，请参阅 Sitara 处理器配电网络：实施与分析。

器件特定数据表中提供了处理器电源时序（上电/下电）的详细图表。当使用分立式电源解决方案或基于 PMIC 的电源时，与处理器相关的所有电源应支持使用板载逻辑进行时序控制。

下一步是设计合适的时钟，并为系统中所有连接的器件提供适当的时钟。这些时钟可以通过搭配使用外部晶体与内部振荡器来生成，也可以通过时钟发生器或振荡器在外部生成。该部分介绍处理器中可用的时钟以及这些时钟的相关要求。

器件特定数据表中规格 一章的时钟规格 部分汇总了处理器时钟输入和建议的振荡器连接。WKUP_OSC0 是处理器正常运行所需的时钟。

OSC1 和 WKUP_LFOSC 是可选时钟，具体取决于系统要求。

WKUP_OSC0、WKUP_LFOSC0 和 OSC1 内部振荡器可源自晶体或 LVCMOS 方波数字时钟源。有关更多详细信息，请参阅器件特定数据表中规格 一章的输入时钟/振荡器 部分。

有关未使用的时钟输入建议连接的指导，请参阅器件特定数据表中端子配置和功能 一章的未使用引脚的连接 部分。

德州仪器 (TI) 支持各种扩展开发系统 (XDS) JTAG 控制器，除了 JTAG 支持之外，还提供各种调试功能。虽然无需 JTAG 即可运行，但 TI 强烈建议在设计中包含 JTAG 连接。

适用于 JTAG/仿真的相关文档：

• 仿真和跟踪头技术参考手册
• XDS 目标连接指南
• 边界扫描测试规范 (IEEE-1149.1)
• 交流耦合网络测试规范 (IEEE-1149.6)

IEEE 标准 1149.1-1990、IEEE 标准测试访问端口和边界扫描架构 (JTAG) 接口可用于边界扫描和仿真。边界扫描的实现同时符合 IEEE-1149.1 和 1149.6 标准。无论器件配置如何，均可使用边界扫描。

JTAG 端口作为一个仿真接口，可在多种模式下使用：

• 标准仿真：只需五个标准 JTAG 信号
• HS-RTDX 仿真：需要五个标准 JTAG 信号以及 EMU0 和/或 EMU1。在此模式下，EMU0 和/或 EMU1 是双向的。
• 跟踪端口：跟踪端口支持对某些内部数据进行实时转储。跟踪端口使用 EMU 引脚输出跟踪数据。

无论器件配置如何，均可使用仿真。

有关支持的 JTAG 时钟速率，请参阅器件特定 TRM。