ZHCA922A December 2018 – September 2024 ADS1261
| AVDD | AVSS、DGND | DVDD |
|---|---|---|
| 5V | 0V | 3.3V |
该设计指南介绍了如何使用 ADS1261 实现三线 RTD 温度测量。该设计采用比例测量和高侧基准,使用两个用于 PT100 型 RTD 的匹配激励电流源,温度测量范围为 –200°C 至 850°C。该设计包含 ADC 配置寄存器设置和用于配置和读取器件的伪代码。此电路可用于 PLC 模拟输入模块、实验室和现场仪表 以及工厂自动化和控制 等应用。更多有关使用各种 RTD 接线配置进行精确 ADC 测量的信息,请参阅 RTD 测量基本指南。

例如,如果温度测量范围为 −200°C 至 850°C,那么 PT100 RTD 的测量范围约为20Ω至400Ω。基准电阻器必须大于最大 RTD 值。基准电阻和 PGA 增益决定了测量的正满量程范围。
使用两个匹配的 IDAC 电流源来消除引线电阻。假设引线 1 和引线 2 的电阻相同,并且 IDAC1 和 IDAC2 的电流相同,则可以消除引线电阻误差。可以通过 AIN2 和 AIN3 上的测量电压来显示该消除情况。
IDAC1 通过引线 1 将电流驱动到基准电阻器 RREF 和 RTD 中。IDAC2 将电流驱动到引线 2 中。首先,假设电路中显示的输入保护没有电压降。可以通过以下公式计算 AIN2 和 AIN3 上的电压。
ADC 的测量值是 AIN2 和 AIN3 之间的差值,即对前面两个公式执行减法所得的值。
因此,RLEAD3 和 RBIAS 项会消失。
如果 RLEAD1 和 RLEAD2 相等并且 IIDAC1 和 IIDAC2 相等(成为 IIDAC),那么引线电阻误差会消除,从而得到以下公式:
该设计中的激励电流源选择为 500μA。这可以更大程度地增大 RTD 电压的值,同时使 RTD 的自热较低。对于小型薄膜元件,RTD 自发热系数的典型范围为 2.5mW/°C,对于较大的线绕元件,该范围为 65mW/°C。在最大 RTD 电阻值下激励电流为 500μA 时,RTD 中的功耗小于 0.4mW,并将自热导致的测量误差保持在 0.005°C 以内。
在选择 IDAC 电流大小之后,设置 RREF = 3.52kΩ。使用 500μA 激励电流会将基准设置为 1.76V,最大 RTD 电压为 200mV。使用这些值,PGA 增益可以设置为八,以便最大 RTD 电压接近正满标量程而不超过它。
基准电阻器 RREF 必须是具有高精度和低漂移的精密电阻器。RREF 中的任何误差都反映了 RTD 测量中的相同误差。REFP 和 REFN 引脚(AIN0 和 AIN1)显示为作为开尔文连接与 RREF 电阻器相连,以获得最精确的基准电压测量值。这消除了作为基准电阻测量误差的一切串联电阻。
请注意,对于高侧基准,流经基准电阻器和 RTD 的电流是相同的。对于具有低侧基准的三线 RTD 测量,IDAC 电流失配是导致误差的一个重要原因。在此设计中,失配只会导致引线电阻器消除中的较小误差,而不是 RTD 测量中的较大增益误差。
设置基准电阻、IDAC 电流大小和 ADC 增益之后,选择用于设置输入测量的偏置电压的 RBIAS 电阻。通常,选择 RBIAS 以将输入设置为 1/2 Vs 电压。不过,基准电阻器、RTD 电阻、偏置电阻器和电路中使用的任何可选输入保护上的电压降总和很大。RBIAS 输入偏移应足够高,以使 RTD 测量电压保持在 PGA 输入范围之内,但不应太高,以便激励电流输出引脚处于 IDAC 的顺从电压之内,这一点很重要。
将 RBIAS 设置为 1.1kΩ 可满足该要求。在使用 400Ω 的最大 RTD 电阻的情况下,可以使用以下公式来计算 ADC 输入电压。该计算中,可以忽略微小的引线电阻。
首先,验证当增益为 8 并且 AVDD 为 5V、AVSS 为 0V 时 AIN2 和 AIN3 上的电压是否处于 PGA 的输入范围内。如 ADS126x 具有 PGA 和监控器的精密、5 通道和 10 通道、40kSPS、24 位、Δ-Σ ADC 数据表中所示,绝对输入电压必须满足以下条件:
由于在 AIN2 和 AIN3 上看到的最大和最小输入电压(1.1V 和 1.3V)介于 1V 和 4V 之间,因此输入处于 PGA 工作范围之内。
第二,验证 IDAC 输出引脚电压是否在顺从电压范围内。当 RTD 电压达到最大值时,IDAC 电流输出电压最高且最受输出顺从性的限制,如以下公式所示。和以前一样,我们可以忽略引线电阻的低电压贡献。
对于输入保护肖特基二极管 (VD),最大 RTD 电压为 200mV,假设压降为 300mV。
ADS126x 具有 PGA 和监控器的精密、5 通道和 10 通道、40kSPS、24 位、Δ-Σ ADC 数据表电流源 部分下的电气特性 表中列出了 IDAC 电流顺从范围。以下公式提供了 IDAC 电流顺从范围。
在该示例设计中,AVDD 为 5V,因此以上公式可简化为:
根据前面的公式,IDAC1 引脚的输出顺从性得到满足。由于 IDAC2 引脚的电压始终低于 IDAC1 电压,因此两个电流源都处于顺从范围内。
原理图中显示了两个可选的输入保护二极管。这些低 VF 二极管为 IDAC 电流源提供了输入故障保护,可以使用串联电阻代替。如果使用串联电阻,那么对于验证 IDAC 输出引脚顺从电压的公式,增加的 0.3V 二极管电压将替换为新串联电阻上的 IIDAC 产生的电压。
第三,验证基准电压是否处于 ADC 的基准电压输入范围内。对于 ADS1261,ADS126x 具有 PGA 和监控器的精密、5 通道和 10 通道、40kSPS、24 位、Δ-Σ ADC 数据表的建议运行条件 中显示了差分基准输入电压范围,如以下公式所示。
此外,以下公式验证绝对负基准输入电压和绝对正基准输入电压。计算表明基准电压处于 ADC 基准的输入范围之内。
此设计包含差分和共模输入 RC 滤波。差分输入滤波的带宽设置为至少比 ADC 的数据速率高 10 倍。共模电容器选择为差分电容器值的 1/10。由于电容器的选择,共模输入滤波的带宽比差分输入滤波带宽大约高 20 倍。虽然串联滤波电阻器会提供一定程度的输入保护,但应使输入电阻器保持低于 10kΩ,以便为 ADC 提供适当的输入采样。
在进行输入滤波的情况下,差分信号以低于共模信号的频率衰减,共模信号会被器件的 PGA 显著抑制。共模电容器的失配会导致非对称噪声衰减,表现为差分输入噪声。当差分信号的带宽较低时,可降低输入共模电容器失配的影响。ADC 输入和基准输入的输入滤波是针对相同的带宽进行设计的。
在此设计中,采用 ADS1261 的低延迟滤波器将数据速率选择为 20SPS。这种滤波提供了具有单周期稳定和抑制 50Hz 和 60Hz 线路噪声能力的低噪声测量。对于 ADC 输入滤波,通过以下公式近似计算差分滤波和共模滤波的带宽频率。
对于 ADC 输入滤波,RIN = 4.99kΩ,CIN_DIFF = 47nF,CIN_CM = 4.7nF。这将差分滤波器带宽设置为 330Hz,将共模滤波器带宽设置为 5.4kHz。
类似地,可以通过以下公式近似计算基准输入滤波的带宽。
对于基准输入滤波,RIN_REF = 3.32kΩ,CREF_DIFF = 47nF,CREF_CM = 4.7nF。这将差分滤波器带宽设置为 330Hz,将共模滤波器带宽设置为 5.3kHz。在设计中,并不总是可以匹配 ADC 输入和基准输入滤波。不过,保持带宽接近可能会降低测量中的噪声。
有关输入滤波元件选择的深入分析,请参阅使用 ADS1148 和 ADS1248 系列器件进行 RTD 比率测量和滤波。
RTD 测量通常是比率测量。使用比率测量,无需将 ADC 输出代码转换为电压。这意味着输出代码仅作为基准电阻器的比率给出测量值,无需激励电流的精确值。唯一的要求是流经 RTD 和基准电阻器的电流相同。
下面显示了针对 24 位 ADC 的测量转换公式:
ADC 将测量值转换为 RTD 等效电阻。由于 RTD 响应的非线性,电阻到温度的转换需要通过公式或查询表进行计算。更多有关 RTD 电阻到温度转换的信息,请参阅RTD 测量基本指南。
| 寄存器地址 | 寄存器名称 | 设置 | 说明 |
|---|---|---|---|
| 02h | MODE0 | 24h | 20SPS,FIR 数字滤波器 |
| 03h | MODE1 | 01h | 正常模式,连续转换,转换之间具有 50μs 的延迟 |
| 04h | MODE2 | 00h | 禁用 GPIO |
| 05h | MODE3 | 00h | 无断电,无 STATUS 或 CRC 字节,禁用超时 |
| 06h | REF | 1Ah | 启用内部基准,REFP = AIN0,REFN = AIN1 |
| 0Dh | IMUX | 4Ah | IDAC2 = AIN4,IDAC1 = AINCOM |
| 0Eh | IMAG | 44h | IMAG2 = IMAG1 = 500μA |
| 0Fh | 保留 | 00h | 保留 |
| 10h | PGA | 03h | 启用 PGA,增益 = 8 |
| 11h | INPMUX | 34h | 选择 AINP = AIN2,AINN = AIN3 |
| 12h | INPBIAS | 00h | 禁用 VBIAS 电压和烧毁电流源 |
下面的伪代码序列包含设置器件和微控制器(连接至 ADC)所需的步骤,以便在连续转换模式下从 ADS1261 获取后续读数。专用的 DRDY 引脚指示新转换数据的可用性。在使用 STATUS 字节和 CRC 数据验证的情况下显示伪代码。ADS1261 产品文件夹中提供了 ADS1261 示例代码。
Configure microcontroller for SPI mode 1 (CPOL = 0, CPHA = 1)
Configure microcontroller GPIO for /DRDY as a falling edge triggered interrupt input
Set CS low;
Send 06;//RESET command to make sure the device is properly reset after power-up
Set CS high;
Set CS low;// Configure the device
Send 42// WREG starting at 02h address
04// Write to 5 registers
24// 20SPS, FIR digital filter
01// Normal mode, Continuous conversion, 50µs delay between conversions
00// GPIOs disabled
00// No power-down, no STATUS or CRC byte, timeout disabled
1A;// Internal reference enabled, REFP = AIN0, REFN = AIN1
Set CS high;
Set CS low;// Configure the device, IDACs
Send 4D// WREG starting at 0Dh address
05// Write to 6 registers
4A// IMUX2 = AIN4, IMUX1 = AINCOM
44// IMAG2 = IMAG1 = 500µA
00// RESERVED
03// PGA enabled, Gain = 8
34// Select AINP = AIN2 and AINN = AIN3
00;// VBIAS voltages and burn-out current sources disabled
Set CS high;
Set CS low;// For verification, read back configuration registers
Send 22// RREG starting at 02h address
10// Read from 17 registers
00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00;// Send 17 NOPs for the read
Set CS high;
Set CS low;
Send 08;// Send START command to start converting in continuous conversion mode;
Set CS high;
Loop
{
Wait for DRDY to transition low;
Set CS low;
Send 12// Send RDATA command
00 00 00;// Send 3 NOPs (24 SCLKs) to clock out data
Set CS high;
}
Set CS low;
Send 0A;//STOP command stops conversions and puts the device in standby mode;
Set CS to high;
| RTD 电路拓扑 | 优势 | 劣势 |
|---|---|---|
| 双线 RTD,低侧基准 | 最经济 | 精度最低,无引线电阻消除 |
| 三线 RTD,低侧基准,两个 IDAC 电流源 | 允许引线电阻消除 | 对 IDAC 电流失配敏感,可以通过交换 IDAC 电流并对两次测量求平均值来消除失配 |
| 三线 RTD,低侧基准,一个 IDAC 电流源 | 允许引线电阻消除 | 需要进行两次测量,第一次用于 RTD 测量,第二次用于引线电阻消除 |
| 三线 RTD,高侧基准,两个 IDAC 电流源 | 允许引线电阻消除,与使用低侧基准相比,对 IDAC 失配的敏感度更低 | 需要额外的电阻器进行偏置,增加的电压可能与低电源操作不兼容 |
| 四线 RTD,低侧基准 | 精度最高,无引线电阻误差 | 最昂贵 |
| 器件 | 主要特性 | 链路 | 其他可能的器件 |
|---|---|---|---|
| ADS1261 | 适用于工厂自动化且具有 PGA、Vref、2 个 IDAC 和交流激励且的 24 位 40kSPS 10 通道 Δ-Σ ADC | 适用于工厂自动化且具有 PGA、VREF、IDAC 和交流激励的 24 位 40kSPS 10 通道 Δ-Σ ADC | 精密 ADC |