设计目标
| 输入 ViDiff(Vi2 - Vi1) |
输出 |
电源 |
| ViDiff_Min |
ViDiff_Max |
VoMin |
VoMax |
Vcc |
Vee |
Vref |
| +/-1V |
+/-2V |
-10V |
+10V |
15V |
-15V |
0V |
| Vcm |
增益范围 |
| +/-10V |
5V/V 至 10V/V |
设计说明
此设计将放大 Vi1 和 Vi2 之间的差异并输出单端信号,同时抑制共模电压。仪表放大器能否以线性模式运行取决于其主要构建块(即运算放大器)能否以线性模式运行。当输入和输出信号分别处于器件的输入共模和输出摆幅范围内时,运算放大器以线性模式运行。用于为运算放大器供电的电源电压定义这些范围。
设计说明
- Rg 设置电路的增益。
- 高电阻值电阻器可能会减小电路的相位裕度并在电路中产生额外的噪声。
- R4 和 R3 的比率可设置在移除 Rg 后的最小增益。
- R2/R1 和 R4/R3 的比率必须一致,以避免降低仪表放大器的直流 CMRR 并确保 Vref 增益为 1V/V。
- 能否以线性模式运行取决于所使用的分立式运算放大器的输入共模和输出摆幅范围。线性输出摆幅范围在运算放大器数据表中 AOL 测试条件下指定。
设计步骤
- 此电路的传递函数。
当
传递函数可简化为:
其中 G 是仪表放大器的增益,而
- 选择 R4 和 R3 以设置最小增益。
- 选择 R1 和 R2。确保 R1/R2 和 R3/R4 的比率一致,以将应用于基准电压的增益设置为 1V/V。
- 选择 Rg 以实现所需的最大增益 G = 10V/V。
设计特色运算放大器
| TLV171 |
| Vss |
4.5V 至 36V |
| VinCM |
(Vee–0.1V) 至 (Vcc-2V) |
| Vout |
轨到轨 |
| Vos |
0.25mV |
| Iq |
475µA |
| Ib |
8pA |
| UGBW |
3MHz |
| SR |
1.5V/µs |
| 通道数 |
1、2、4 |
| TLV171 |
设计备选运算放大器
| OPA172 |
| Vss |
4.5V 至 36V |
| VinCM |
(Vee–0.1V) 至 (Vcc-2V) |
| Vout |
轨到轨 |
| Vos |
0.2mV |
| Iq |
1.6mA |
| Ib |
8pA |
| UGBW |
10MHz |
| SR |
10V/µs |
| 通道数 |
1、2、4 |
| OPA172 |