设计目标
| 差分输入 Vi |
差分输出 (Vo1 – Vo2) |
电源 |
| ViMin |
ViMax |
VoMin |
VoMax |
Vcc |
Vee |
Vref |
| -500mV |
+500mV |
-2.5V |
+2.5V |
+5 |
0V |
+2.5V |
| 截止频率下限 |
截止频率上限 |
| 16Hz |
> 1MHz |
设计说明
此电路使用两个运算放大器构建分立式单电源差分输入差分输出放大器。电路将差分信号转换为差分输出信号。
设计说明
- 验证 R1 和 R2 完美匹配高精度电阻器,从而保持高直流共模抑制性能。
- 增加 R4 和 R5 以匹配必要的输入阻抗,但这样做会降低热噪声性能。
- 从 Vcc 到地的分压器也会导致单电源运行发生偏置。
- Vref 将仪表放大器偏置的输出电压设置为 1/2 Vs,用于确保输出可以摆动至两个电源轨。
- 选择 C1 和 C2 以选择截止频率下限。
- 能否以线性模式运行取决于所使用的分立式运算放大器的输入共模和输出摆幅范围。线性输出摆幅范围在运算放大器数据表中 AOL 测试条件下指定
设计步骤
- 电路的传递函数如下所示。
- 选择电阻器 R1 = R2 以保持共模抑制性能。
- 选择电阻器 R4 和 R5 以实现所需的输入阻抗。
- 计算 R3 以设置差分增益。
- 将基准电压 Vref 设置为 1/2 Vs。
- 计算 C1 和 C2 以设置截止频率下限。
设计仿真
交流仿真结果
请注意看下图,根据此设计的要求,–3-dB 截止频率下限约为 16Hz,而截止频率上限在 1MHz 以上。
设计特色运算放大器
| OPA374 |
| Vss |
2.3V 至 5.5V |
| VinCM |
轨到轨 |
| Vout |
轨到轨 |
| Vos |
1mV |
| Iq |
585µA/通道 |
| Ib |
0.5pA |
| UGBW |
6.5MHz |
| SR |
5V/µs |
| 通道数 |
1、2、4 |
| OPA374 |
设计备选运算放大器
| TLV9061 |
| Vss |
1.8V 至 5.5V |
| VinCM |
轨到轨 |
| Vout |
轨到轨 |
| Vos |
0.3mV |
| Iq |
0.538mA |
| Ib |
0.5pA |
| UGBW |
10MHz |
| SR |
6.5V/µs |
| 通道数 |
1、2、4 |
| TLV9061 |