ZHCA792B January   2018  – September 2024 ADS7044 , ADS7047 , ADS7054 , ADS7057

 

  1.   1
  2.   2
  3.   商标
  4.   修订历史记录

输入 ADC 输入 数字输出 ADS7057
Vin 最小值 = –3.3V AINP = 0V
AINM = 3.3V		 2000H
819210
Vin 最大值 = 3.3V AINP = 3.3V
AINM = 0V		 1FFFH
819110
电源
AVDD GND DVDD
3.3V 0V 1.8V

设计说明

本设计旨在演示如何将双极、单端信号转换成单极、全差分信号并驱动差分 ADC（有关这些信号及其他信号类型的更多信息，请参阅标题为 SAR ADC 输入类型 的 TI 高精度实验室 培训）。与单端器件相比，全差分 ADC 具有 2 倍的动态范围，这使得转换器的交流性能得以提高。许多常见系统（如声纳接收器、流量计 和电机控制）均可受益于差分 ADC 较高的性能。此设计中的组件选择公式和说明可根据系统规格和需求进行定制。有关采用单极输入信号的类似设计的更多信息，请参阅标题为单极单端输入信号转差分信号 的电路设计指导手册。

规格

规格 计算值 仿真值
瞬态 ADC 输入趋稳 (250ksps) < 0.5 · LSB = 201µV 134.7µV
调节信号范围 (250ksps) > 99% ADC FSR = > 6.53V 6.60V
噪声 43.8µV / √Hz 44.3µV / √Hz

设计说明

  1. 鉴于 ADS7057 在吞吐量 (2.5Msps)、尺寸 (2.25mm²)、低延时（逐次逼近型寄存器 (SAR) 架构）等方面的特性，选择使用了该器件。
  2. 根据共模、输出摆幅和线性开环增益规格，确定全差分放大器（ADC 驱动器）的线性范围。“组件选择”部分中介绍了该内容。
  3. 根据共模、输出摆幅和线性开环增益规格，确定运算放大器（信号调节）的线性范围。“组件选择”部分中介绍了该内容。
  4. 选择适合 Cfilt 的 COG (NPO) 电容器以尽量减少失真。
  5. 为实现最佳性能，请考虑使用 0.1% 20ppm/°C 或更高规格的薄膜电阻器以更大限度减少失真。
  6. TI 高精度实验室 - ADC 培训视频系列介绍了选择电荷桶电路 Rfiltx 和 Cfilt 的方法。此类元件值取决于放大器带宽、数据转换器采样速率以及数据转换器设计。所示的规格值可为本示例中的放大器和数据转换器提供良好的趋稳和交流性能。如果改动了设计，必须选择其他的 RC 滤波器。请参阅 SAR ADC 前端元件选择简介（TI 高精度实验室 培训视频），了解如何选择 RC 滤波器以实现最佳的趋稳性能和交流性能。

元件选型

  1. 选择一款能驱动以下 ADC 的全差分放大器：
    THS4551 – 低噪声、精密、150MHz、全差分放大器
    • 宽输入共模电压范围：
    • 线性输出（要求：各输出的电压为 0V 至 3.3V）：
  2. 选择一款宽带宽运算放大器：
    OPA320 – 精密、零交叉、20MHz、RRIO、运算放大器
    • 增益带宽乘积 > 12.5MHz（> 5 倍采样率）
    • 输入共模电压（要求：±1.65V）：
    • 线性输出：
    • 综合最坏情形的线性范围（根据 OPA320 配合使用的电源电压计算得出）：
    注：

    运算放大器用于保护传感器免遭 ADC 连接或断开采样电容器时发生的任何电荷反冲。如果传感器具有高输出阻抗，则可能不需要该放大器。基于传感器采用负电源轨运行的假设，OPA320 和 THS4551 均使用负电源轨。这样也可以通过提供满量程输入范围来实现 ADC 的最高性能。

  3. 选择 Rfx 和 Rgx
    • Rfx 和 Rgx 的组合可以设置系统增益。在输入范围为 ±1.65V 及 ADC 满量程为 ±3.3V 的情况下，为该系统选择使用的增益值为 2。
    • 此设计选择 Rfx = 2k 和 Rgx = 1k 的值，既能提供所需的增益，又能限制通过反馈网络的电流，从而尽可能地降低系统的功耗。
  4. 选择 Rsx
    • 为了平缓输出阻抗并提高系统稳定性，在放大器输出端连接小型电阻非常重要（在本例中，该电阻为 10Ω）。
  5. 选择 Rfiltx 和 Cfilt 值来实现 250kHz 输入信号趋稳和 2.5Msps 采样速率：
    • 优化 Rfilt 和 Cfilt 值（TI 高精度实验室 视频）介绍了选择 Rfiltx 和 Cfilt 的方法。经证实，18.2Ω 和 330pF 的最终值可确保在采集窗口时间内趋稳至远低于最低有效位 (LSB) ½ 的位置。

直流传输特性

下图所示为 ±1.65V 输入的仿真输出。模拟前端的线性输出为 ±3.3V，与该 ADC 的满量程 (FSR) (AVDD = 3.3V) 相匹配。

交流传输特性

模拟前端的带宽在 0dB 的增益（线性增益为 1）下仿真为 4.12MHz。此带宽允许 ADC 的输入充分地向 250ksps 输入信号趋稳。

瞬态 ADC 输入稳定仿真

以下仿真显示了 ADC 采样保持电容器向 3.3V 直流输入信号趋稳的情况。该仿真结果表明，模拟前端能够以较大的阶跃输入（从 0V 至 3.3V）驱动 ADC，因此 ADC 可在分配的采集时间 (95ns) 内稳定在 ½ LSB（约 200µV）以内。请参阅 SAR ADC 前端元件选择简介 了解有关此主题的详细理论，并使用此设计结尾的链接下载这些仿真文件。

噪声仿真

本节显示介绍了简化的噪声计算方法，并将粗略估算的结果与仿真结果进行了比较。该计算中包含电阻器噪声，因为电阻器噪声是系统整体噪声的重要部分。请注意，通过使用较小电阻值的电阻器可以降低电阻器噪声，但会以增加反馈网络的功耗为代价。

注意，计算结果与仿真结果匹配良好。请参阅 TI 高精度实验室 - ADC 培训视频系列，了解有关此主题的详细理论。

设计中采用的器件

器件 主要特性 链路 类似器件
ADS7057 14 位，2.5Msps，全差分输入，SPI，2.25mm2 封装 www.ti.com.cn/product/cn/ADS7057 www.ti.com/adcs
THS4551 150MHz，3.3nV/√Hz 输入电压噪声，全差分放大器 www.ti.com.cn/product/cn/THS4551 www.ti.com.cn/opamp
OPA320 精密，零交叉，20MHz，0.9pA Ib，RRIO，运算放大器 www.ti.com.cn/product/cn/OPA320 www.ti.com.cn/opamp
注：

ADS7057 使用 AVDD 作为参考输入端。使用高 PSRR LDO（如 TPS7A47）作为电源。

设计参考资料

有关 TI 综合电路库的信息，请参阅模拟工程师电路手册。

主要文件链接 (TINA)：

该电路的设计文件 – http://www.ti.com/cn/lit/zip/sbac181。

相关指导手册的链接

单极单端输入信号转差分信号