ZHCSDH6B December   2014  – March 2015 UCC28063A

PRODUCTION DATA.  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 说明(继续)
  6. Pin Configuration and Functions
  7. Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Typical Characteristics
  8. Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  Principles of Operation
      2. 8.3.2  Natural Interleaving
      3. 8.3.3  On-Time Control, Maximum Frequency Limiting, and Restart Timer
      4. 8.3.4  Distortion Reduction
      5. 8.3.5  Zero-Current Detection and Valley Switching
      6. 8.3.6  Phase Management and Light-Load Operation
      7. 8.3.7  External Disable
      8. 8.3.8  Improved Error Amplifier
      9. 8.3.9  Soft Start
      10. 8.3.10 Brownout Protection
      11. 8.3.11 Dropout Detection
      12. 8.3.12 VREF
      13. 8.3.13 VCC
      14. 8.3.14 Control of Downstream Converter
      15. 8.3.15 System Level Protections
        1. 8.3.15.1 Failsafe OVP - Output Overvoltage Protection
        2. 8.3.15.2 Overcurrent Protection
        3. 8.3.15.3 Open-Loop Protection
        4. 8.3.15.4 VCC Undervoltage Lock-Out (UVLO) Protection
        5. 8.3.15.5 Phase-Fail Protection
        6. 8.3.15.6 Thermal Shutdown Protection
        7. 8.3.15.7 AC-Line Brownout and Dropout Protections
        8. 8.3.15.8 Fault Logic Diagram
    4. 8.4 Device Functional Modes
  9. Applications and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1  Inductor Selection
        2. 9.2.2.2  ZCD Resistor Selection (RZA, RZB)
        3. 9.2.2.3  HVSEN
        4. 9.2.2.4  Output Capacitor Selection
        5. 9.2.2.5  Selecting (RS) For Peak Current Limiting
        6. 9.2.2.6  Power Semiconductor Selection (Q1, Q2, D1, D2)
        7. 9.2.2.7  Brownout Protection
        8. 9.2.2.8  Converter Timing
        9. 9.2.2.9  Programming VOUT
        10. 9.2.2.10 Voltage Loop Compensation
      3. 9.2.3 Application Curves
        1. 9.2.3.1 Input Ripple Current Cancellation with Natural Interleaving
        2. 9.2.3.2 Brownout Protection
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 开发支持
        1. 12.1.1.1 相关器件
      2. 12.1.2 器件命名规则
        1. 12.1.2.1 详细引脚说明
    2. 12.2 文档支持
      1. 12.2.1 相关文档
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

12 器件和文档支持

12.1 器件支持

12.1.1 开发支持

12.1.1.1 相关器件

Table 3 列出了几个与 UCC28063A 特性相似的 TI 器件。

Table 3. TI 相关器件

器件 说明
UCC28050/51 面向中低功率应用的转换模式 PFC 控制器
UCC28019 8 引脚连续导通模式 (CCM) PFC 控制器(具有转换率校正电流)
UCC28019A 8 引脚连续导通模式 (CCM) PFC 控制器(具有两级电压误差增益)
UCC28060 两相交错式转换模式 PFC 控制器(输入电压范围增益可变)
UCC28061 两相交错式转换模式 pfc 控制器(输入电压范围增益不变)
UCC28070 两相交错式 CCM(平均电流模式)PFC 控制器
UCC28063 两相交错式转换模式 PFC 控制器(具有改进的可闻噪声性能)

12.1.2 器件命名规则

12.1.2.1 详细引脚说明

模拟接地:将模拟信号旁路电容、补偿元件以及模拟信号回路连接至该引脚。 将模拟接地和电源接地连接在一起,以防止功率元件的高电流噪声信号干扰到低电流模拟电路。

误差放大器输出:误差放大器是一种跨导放大器,因此该输出是高阻抗电流源。 在该引脚与 AGND 之间连接稳压环路补偿元件。 栅极驱动输出的导通时间与该引脚电压和 125mV 左右偏移量的差值成正比。 正常工作期间,当 VSENSE 上的信号干扰较小时,误差放大器可保持 55μS 的跨导;而当 VSENSE 偏离 VSENSEreg 超过 ±5% 时,跨导将转变为 290μS 左右。 在交流线路压降情况期间,将禁用误差放大器,并且在此期间内部 4μA 源将使 COMP 放电。 在基于 VSENSE 的 OV 事件期间,COMP 与 GND 之间应连接一个 2kΩ 的内部电阻,直到 OV 条件清除。 在软启动触发事件(UVLO、禁用、欠压、HVSEN 过压、或热关断)期间,将禁用误差放大器输出,并通过一个 2kΩ 的内部电阻将 COMP 拉为低电平。 软启动状态在触发事件清除并且 COMP 已放电至 20mV 以下后才开始,这样可确保电路以较低的 COMP 电压与较短的导通时间重新启动。 (不要将 COMP 连接至低阻抗源,否则会导致 COMP 无法降至 20mV 以下。)在软启动期间,只要 VSENSE < VREF/2,便会启用误差放大器高跨导,并且 COMP 电流为 -125μA。当 VSENSE 超过 VREF/2 时,将禁用高增益,而只提供小信号增益能力,最大 COMP 电流约为 –16μA。 当 VSENSE > 0.983VREF(约 5.9V)之后,器件将恢复正常工作。

电流感测输入:将电流感测电阻和二极管桥的负引脚连接至该引脚。 将电流感测电阻回路通过一条独立走线连接至 AGND 引脚。 随着输入电流的增大,CS 上的负电压会越来越高。 当 CS 上的负电压超过 CS 上升阈值(两相操作中约为 -200mV,单相和相位故障情况下约为 -167mV)时,这种逐周期过流保护会将两个栅极驱动器输出 (GDx) 关断,从而限制输入电流。 栅极驱动输出将保持低电平,直到 CS 降至 CS 下降阈值(约 -15mV)。 在任一 GDx 输出的上升沿和下降沿之后约 100ns 的时间内,电流感测是无效的。 这样可以滤掉来自栅极驱动电流的噪声,或者在电感电流从功率 FET 切换至升压二极管时产生的噪声。 在大多数情况下,无需进行额外的电流感测滤波。 如果必须进行外部滤波,或者为防止因交流浪涌情况导致 CS 引脚上的负电压过大,建议在电流感测电阻与 CS 引脚之间串联一个电阻。 由于存在 CS 偏置电流,该外部电阻应小于 100Ω 以保持精度。

通道 A 和通道 B 栅极驱动输出:将这些引脚通过可行的最短连接与每相的功率 FET 的栅极相连。 如果连接时需要使用超过 0.5 英寸 (12.6mm) 的走线,则可能会因为走线串联电感的原因而产生振铃。 这种振铃可通过为 GDA 和 GDB 串联一个低值电阻进行阻尼。

高电压输出感测:UCC28063A 具备故障安全 OVP,因此任何一种故障都不会导致输出电压超过安全电平上限。 输出过压由 VSENSE 和 HVSEN 共同监视,不过当这两个引脚的电压超过各自的过压阈值时,二者的动作有所不同。 使用两个引脚来监视过压情况,可提供冗余保护和容错功能。 当 HVSEN 超过其过压阈值时,会触发一次控制器完全软启动。 当 HVSEN 引脚的电压在其工作区域内时,HVSEN 还可用于使能下游功率转换器。 当 HVSEN 大于 2.5V 时,PWMCNTL 输出可驱动为低电平(假设不存在其他故障)。 当 HVSEN 降至 2.5V 以下时,PWMCNTL 输出呈高阻态。 针对所需过压阈值和电源正常阈值选择 HVSEN 分压比。 根据滞后电流为所需的电源正常滞后选择 HVSEN 分压阻抗。 正常工作期间,HVSEN 不得低于 0.8V。当 HVSEN 低于 0.8V 时,UCC28063A 将进入一种特殊的测试模式(仅供出厂测试使用)。 建议在 HVSEN 与 AGND 之间连接一个旁路电容,以便滤除噪声并避免出现错误的过压关断。

相位 B 启用/禁用:当施加到该引脚上的电压低于相位 B 启用阈值时,将禁用升压转换器的相位 B 和相位故障检测器。 当禁用相位 B 时,定义的相位 A 导通时间会立即翻一倍,这有助于在相位管理瞬变期间保持 COMP 电压恒定。 利用 PHB 引脚,用户可以根据需要添加外部相位管理控制电路。 如需禁用相位管理,将 PHB 引脚连接至 VREF 引脚即可。

PWM 控制输出:此开漏输出在 HVSEN 处于 HVSEN 正常区域内 (HVSEN > 2.5V) 时为低电平,不存在故障安全 OV,并且在两相模式下工作时不存在相位故障条件(请参见 PHB 引脚)。 否则,PWMCNTL 呈高阻态。

定时设置:PWM 导通时间编程输入。 TSET 与 AGND 之间连接有一个电阻,用于设置导通时间与 COMP 电压以及栅极驱动输出的最短开关周期。

偏置电源输入:将该引脚连接到介于 14V 和 21V 之间的受控偏置电源。并在该引脚与 PGND 之间通过可能的最短电路板走线连接一个 0.1μF 或更大的陶瓷旁路电容。 该偏置电源为器件内的所有电路供电,并且必须能够提供稳态直流电流与瞬时功率 MOSFET 栅极充电电流。 欠压闭锁 (UVLO) 或待机状态 (VSENSE < 1.25V) 下的输入偏置电流非常低。

输入交流电压感测:正常工作期间,该引脚连接至跨接于经整流输入市电电源两端的分压器。 当 VINAC 上的电压低于欠压阈值的时间超过欠压滤波时间时,器件将进入欠压模式,同时将禁用两个输出驱动器并触发完全软启动。 针对所需欠压阈值选择输入电压分压比。 根据滞后电流为所需欠压滞后选择分压阻抗。 当 VINAC 低于压降阈值的时间超过压降滤波时间时,将触发压降条件。 在压降状态期间,误差放大器将被禁用,同时 4μA 内部电流源将使 COMP 放电。 当 VINAC 超过压降清除阈值时,压降状态会立即清除,同时器件恢复正常工作。

电压参考输出:在该引脚与 AGND 之间连接一个 0.1μF 或更大的陶瓷旁路电容。 在 UVLO 和 VSENSE 禁用期间,VREF 将关断以节省偏置电流并提高待机效率。 该参考输出可用于偏置其他所需非脉冲总电源电流不到几毫安的电路。

输出直流电压感测:将该引脚连接至跨接于电源转换器输出两端的分压器。 在闭环系统中,VSENSE 上的电压被稳压在误差放大器参考电压上。 针对所需输出电压选择输出电压分压比。 将该分压器的接地端通过一条独立的短走线连接至模拟接地 (AGND),以便获得最佳输出调节精度和噪声抑制性能。 当 VSENSE 电压超过 1.25V 使能阈值时,可以使能控制器操作。 VSENSE 可通过开漏逻辑输出,或者与低泄漏二极管串联的 > 6V 的逻辑输出拉为低电平,以禁用输出并降低 VCC 电流。 此输入可检测到两个级别的输出过压。 当 VSENSE 超过第一级过压保护阈值 VLOW_OV 时,会对 COMP 应用一个 2kΩ 内部电阻,以便快速缩短栅极驱动导通时间。 当 VSENSE 继续升高并超过第二级阈值 VHIGH_OV 时,将立即锁闭 GDA 和 GDB。 当 VSENSE 低于 OV 清除阈值时,将清除该锁闭操作。 当 VSENSE 断开时,开环保护会提供一个内部​​电流源以将 VSENSE 拉为低电平,从而禁用控制器并触发软启动条件。

零电流检测输入:这些输入用于在各相位的升压电感电流变为零时检测负向边沿。 这些输入被钳位在 0V 和 3V 之间。每个引脚均通过一个限流电阻连接至对应升压电感的过零检测 (ZCD) 绕组。 所选电阻值应将钳位电流限制在 ±3mA 以内。 必须对电感绕组的极性加以适当排布,以便当电感电流衰减到零时,ZCD 电压能够下降。 当电感电流降为零时,ZCD 输入必须降至下降阈值(约 1V)以下,以使栅极驱动输出上升。 随后,当功率 MOSFET 关断时,ZCD 输入必须升至上升阈值(约 1.7V)以上,以定义另一个 ZCD 下降沿的逻辑。

12.2 文档支持

12.2.1 相关文档

这些参考资料、设计工具以及附加参考资料的链接(包括设计软件)均可在 www.power.ti.com 网站上找到。

  • 评估模块《UCC28063EVM 300W 交错式 PFC 前置稳压器》(文献编号:SLUU512
  • 应用手册 《UCC38050 100W 临界导通功率因数校正 (PFC) 前置稳压器》(文献编号:SLUU138

12.3 商标

DLP, Natural Interleaving are trademarks of Texas Instruments.

All other trademarks are the property of their respective owners.

12.4 静电放电警告

esds-image

这些装置包含有限的内置 ESD 保护。 存储或装卸时,应将导线一起截短或将装置放置于导电泡棉中,以防止 MOS 门极遭受静电损伤。

12.5 术语表

SLYZ022TI 术语表

这份术语表列出并解释术语、首字母缩略词和定义。