ZHCSRE2A december   2022  – april 2023 TPS552892

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  VCC 电源
      2. 7.3.2  EXTVCC 电源
      3. 7.3.3  输入欠压锁定
      4. 7.3.4  使能和可编程 UVLO
      5. 7.3.5  软启动
      6. 7.3.6  关断
      7. 7.3.7  开关频率
      8. 7.3.8  开关频率抖动
      9. 7.3.9  电感器电流限制
      10. 7.3.10 内部充电路径
      11. 7.3.11 输出电压设置
      12. 7.3.12 输出电流监控及电缆压降补偿
      13. 7.3.13 输出电流限制
      14. 7.3.14 过压保护
      15. 7.3.15 输出短路保护
      16. 7.3.16 电源正常
      17. 7.3.17 恒定电流输出指示
      18. 7.3.18 热关断
    4. 7.4 器件功能模式
      1. 7.4.1 PWM 模式
      2. 7.4.2 节能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 开关频率
        2. 8.2.2.2 输出电压设置
        3. 8.2.2.3 电感器选型
        4. 8.2.2.4 输入电容器
        5. 8.2.2.5 输出电容器
        6. 8.2.2.6 输出电流限制
        7. 8.2.2.7 环路稳定性
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 第三方产品免责声明
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.4 使能和可编程 UVLO

TPS552892 具有双功能使能和欠压锁定 (UVLO) 电路。当 VIN 引脚上的输入电压高于 3V 的输入 UVLO 上升阈值，并且 EN/UVLO 引脚被拉至 1.15V 以上，但低于 1.23V 的使能 UVLO 阈值时，TPS552892 将被启用，但仍处于待机模式。TPS552892 将开始检测 MODE 引脚逻辑状态。

EN/UVLO 引脚具有精确的 UVLO 电压阈值，可支持具有迟滞的可编程输入欠压锁定。当 EN/UVLO 引脚电压大于 1.23V 的 UVLO 阈值时，TPS552892 将被启用并执行开关操作。迟滞电流 IUVLO_HYS 从 EN/UVLO 引脚流出，提供的迟滞可防止输入电压缓慢变化时出现噪声引起的开/关抖动。

使用图 7-1 中所示的电阻分压器，可使用方程式 1 计算导通阈值。

方程式 1. GUID-D5D87D59-31A3-4CD1-92CC-A13003F489EB-low.gif

其中

  • VUVLO 是 EN/UVLO 引脚上 1.23V 的 UVLO 阈值

UVLO 导通阈值和关断阈值之间的迟滞由 EN/UVLO 电阻分压器中的上电阻器设置，可通过公式 2 计算。

方程式 2. GUID-BB7E6C18-A9CF-4F2A-BBE9-ECB226DEE68E-low.gif

其中

  • 当 EN/UVLO 引脚上的电压高于 VUVLO 时，IUVLO_HYS 为 EN/UVLO 引脚流出的拉电流
GUID-0B272D17-ABBF-4224-9AA1-3F5E9CA6D7C4-low.gif图 7-1 EN/UVLO 引脚上具有电阻分压器的可编程 UVLO

将 NMOSFET 与电阻分压器配合使用，可实现逻辑使能和可编程 UVLO，如图 7-2 所示。EN 逻辑高电平必须大于使能阈值加上 NMOSFET Q1 的 Vth。Q1 还消除了关断模式下从 VIN 通过 UVLO 电阻分压器接地的漏电流。

GUID-F4B16719-C1DC-467D-BD6D-73032B841D86-low.gif图 7-2 逻辑使能和可编程 UVLO