ZHCSE78A December 2011 – September 2015 TLV320AIC3262
PRODUCTION DATA.
TLV320AIC3262 具有 两个完全可编程的 miniDSP 内核，支持器件的录制和/或播放路径中的应用特定算法。miniDSP 内核完全由软件编程。目标 miniDSP 算法（如噪声抑制或高级 DSP 滤波）在上电后载入器件。
该器件与先进的 PowerTune 技术相结合，可支持从 8kHz 单声道语音播放到 192kHz DAC 播放的运行，因此非常适用于便携式电池供电类音频和电话通讯 应用。
TLV320AIC3262 的录制路径支持从 8kHz 单声道至 192kHz 立体声的录制并包含可编程输入通道配置。该配置涵盖单端和差分设置以及输入信号的悬空或混合。录制路径还提供了一个以数字方式控制的立体声麦克风前置放大器以及集成麦克风偏置。数字信号处理模块的一项应用是移除可由机械耦合（例如数码相机的光学变焦）引入的可闻性噪声。录制路径也可配置为立体声数字麦克风脉冲密度调制 (PDM) 接口，该接口通常在 64 Fs 或 128 Fs 的条件下使用。
播放路径提供了用于滤波和音效的信号处理模块以及耳机、线路、接收器和 D 类扬声器输出，支持对 DAC 和模拟输入信号的灵活混合以及可编程音量控制。播放路径包含两个高功率 DirectPathTM 耳机输出驱动器，免除了对于交流耦合电容的需要。内置的电荷泵为中心接地的头戴式耳机驱动器生成负电源。此类耳机输出驱动器可以多种方式进行配置，包括立体声和单声道桥接式负载 (BTL)。此外，播放音频可传递至集成的立体声 D 类扬声器驱动器或差分接收器放大器。
借助集成的 PowerTune 技术，该器件可调节至正确的功耗-性能平衡点。在移动环境中 使用时， 移动应用经常需要在低功耗状态下运行。在音频坞环境中使用时，与功耗问题相比，最大限度地降低噪声才是关注的重点。借助 PowerTune，TLV320AIC3262 能够同时满足上述两种情况。
TLV320AIC3262 所需的内部时钟可能来自多个源，包括 MCLK1 引脚、MCLK2 引脚、BCLK1 引脚、BCLK2 引脚、几个通用 I/O 引脚或内部 PLL 输出，PLL 的输入也来源于相似引脚。虽然内置的分数 PLL 能够确保获得适合的时钟信号，但 TI 建议不要将其用于最低功率设置。PLL 高度可编程，能够接受频率范围为 512kHz 至 50MHz 的可用输入时钟。要启用更低的时钟频率，集成的低频时钟倍频器也可以用作 PLL 的输入。
TLV320AIC3262 具有一个 12 位逐次逼近寄存器 (SAR) ADC 转换器，支持测量系统电压。这些系统电压测量可能来源于三个专用模拟输入（IN1L/AUX1、IN1R/AUX2 或 VBAT 引脚）或可由 SAR ADC 读取的片上温度传感器。
TLV320AIC3262 还 具备 三个完全数字音频串行接口。每个接口支持 I2S、DSP/TDM、RJF、LJF 和单声道 PCM 格式。这使得三条同步音频播放和录制路径成为三条独立的数字音频总线或三块独立的数字音频芯片。此外，通用中断引脚可用于连接第四条数字音频总线，允许终端系统由第四条音频总线轻松切换至三个数字音频串行接口中的任意一个。
该器件采用 4.81 mm x 4.81 mm x 0.625 mm 81-Ball WCSP (YZF) package 封装。