TLV2721 旨在驱动比大多数 CMOS 运算放大器更大的容性负载。图 5-27 至图 5-28 展示示了驱动大于 100pF 的负载并同时保持良好的增益裕度和相位裕度 (R_null = 0Ω) 的能力。

器件输出端（图 7-1）的小串联电阻器 (R_null) 可在驱动大容性负载时改善增益裕度和相位裕度。图 5-27 和图 5-28 展示了增加 100Ω、200Ω、500Ω 和 1kΩ 串联电阻的影响。增加该串联电阻器有两个影响：第一个影响是电阻器向传递函数中增加一个零点，第二个影响是电阻器降低与传递函数中的输出负载相关的极点频率。

引入传递函数的零点等于串联电阻乘以负载电容。要计算相位裕度的近似改善，请使用以下公式：

其中：

∆φ_m1 = 相位裕度的改善

UGBW = 单位增益带宽频率

R_null = 输出串联电阻

C_L = 负载电容

单位增益带宽 (UGBW) 频率随着容性负载的增加而降低。要使用方程式 1，请近似计算图 7-1 中给定容性负载的 UGBW。

图 7-1 串联电阻电路

TLV2721 旨在提供比早期 CMOS 轨到轨输出器件更好的灌电流和拉电流输出。该器件能够在 V_DD = 5V 时，以 200µA 的最大静态 I_DD，产生 500µA 灌电流和 1mA 拉电流。这样可以提供大于 80% 的电源效率。

驱动重直流负载（如 2kΩ）时，压摆条件下的正边会出现一些失真；另请参阅图 5-22。这种情况受三个因素的影响：

• 负载以何为基准。当负载以任一电源轨为基准时，不会发生这种情况。仅当输出信号通过负载基准点摆动时才会发生失真。图 5-23 展示了两种 2kΩ 负载情况。第一种负载情况显示了当 2kΩ 负载连接到 2.5V 时出现的失真。图 5-23 中的第三种负载情况显示连接到 0V 的 2kΩ 负载没有失真。
• 负载电阻。随着负载电阻增加，输出端的失真会减少。图 5-23 显示了 2kΩ 负载和 100kΩ 负载（两者都连接到 2.5V）在输出端的差异。
• 输入信号边沿速率。与输入边沿速率较慢相比，阶跃输入的输入边沿速率较快会导致更多失真。