ZHCSJL3A December   2018  – July 2020 SN74AXC4T245

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 引脚配置和功能
  6. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  开关特性：VCCA = 0.7V
    7. 6.7  开关特性：VCCA = 0.8V
    8. 6.8  开关特性：VCCA = 0.9V
    9. 6.9  开关特性，VCCA = 1.2V
    10. 6.10 开关特性：VCCA = 1.5V
    11. 6.11 开关特性：VCCA = 1.8V
    12. 6.12 开关特性：VCCA = 2.5V
    13. 6.13 开关特性，VCCA = 3.3V
    14. 6.14 工作特性：TA = 25°C
  7. 7 参数测量信息
    1. 7.1 负载电路和电压波形
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 标准 CMOS 输入
      2. 8.3.2 平衡型高驱动 CMOS 推挽式输出
      3. 8.3.3 局部断电 (Ioff)
      4. 8.3.4 VCC 隔离
      5. 8.3.5 过压耐受输入
      6. 8.3.6 无干扰供电时序
      7. 8.3.7 负钳位二极管
      8. 8.3.8 完全可配置的双轨设计
      9. 8.3.9 支持高速转换
    4. 8.4 器件功能模式
  9. 9 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计流程
      3. 9.2.3 应用曲线
  10. 10电源相关建议
  11. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1 负载电路和电压波形

除非另有说明，否则所有输入脉冲由具有以下特性的发生器提供：

  • f = 1MHz
  • ZO = 50Ω
  • dv/dt ≤ 1ns/V

GUID-7E389BE0-ED00-4583-9437-3CF9C05B46C4-low.gif
A. CL 包括探头和夹具电容。
图 7-1 负载电路
表 7-1 负载电路条件
参数VCCORLCLS1VTP
Δt/Δv输入转换上升或下降速率0.65 V 至 3.6 V1MΩ15pF开路不适用
tpd传播（延迟）时间1.1 V 至 3.6 V2kΩ15pF开路不适用
0.65 V 至 0.95 V20kΩ15pF开路不适用
ten，tdis启用时间，禁用时间3 V 至 3.6 V2kΩ15pF2 x VCCO0.3V
1.65 V 至 2.7 V2kΩ15pF2 x VCCO0.15V
1.1 V 至 1.6 V2kΩ15pF2 x VCCO0.1V
0.65 V 至 0.95 V20kΩ15pF2 x VCCO0.1V
ten，tdis启用时间，禁用时间3 V 至 3.6 V2kΩ15pFGND0.3V
1.65 V 至 2.7 V2kΩ15pFGND0.15V
1.1 V 至 1.6 V2kΩ15pFGND0.1V
0.65 V 至 0.95 V20kΩ15pFGND0.1V
GUID-8FB7C7AF-0FEB-4776-A6BF-8CB9B9015B40-low.gif
  1. VCCI 是与输入端口相关的电源引脚。
  2. VOH 和 VOL 是在指定 RL、CL 和 S1 下出现的典型输出电压电平
图 7-2 传播延迟
GUID-BEFDD9FE-47FF-4F0B-AF7A-C3835E0EA415-low.gif
  1. VCCI 是与输入端口相关的电源引脚。
  2. VOH 和 VOL 是在指定 RL、CL 和 S1 下出现的典型输出电压电平
图 7-3 输入转换上升或下降速率
GUID-699A2856-243D-43A8-BE5D-1E3579EF31F7-low.gif
A. 输入被驱动至有效逻辑低电平条件下的输出波形。
B. 输入被驱动至有效逻辑高电平条件下的输出波形。
C. VCCO 是与输出端口相关的电源引脚。
D. VOH 和 VOL 是在指定 RL、CL 和 S1 下出现的典型输出电压电平。
图 7-4 启用时间和禁用时间