ZHCSVO4B February   2002  – March 2024 SN74AHCT138Q-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 说明
  4. 3 Pin Configuration and Functions
  5. 4 Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 ESD Ratings
    3. 4.3 Recommended Operating Conditions
    4. 4.4 Thermal Information
    5. 4.5 Electrical Characteristics
    6. 4.6 Switching Characteristics
    7. 4.7 Operating Characteristics
  6. 5 Parameter Measurement Information
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Device Functional Modes
  8. 7 Application and Implementation
    1. 7.1 Application Information
    2. 7.2 Power Supply Recommendations
    3. 7.3 Layout
      1. 7.3.1 Layout Guidelines
      2. 7.3.2 Layout Example
  9. 8 Device and Documentation Support
    1. 8.1 Documentation Support
      1. 8.1.1 Related Documentation
    2. 8.2 Related Links
    3. 8.3 Receiving Notification of Documentation Updates
    4. 8.4 支持资源
    5. 8.5 Trademarks
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PW|16
  • BQB|16
  • D|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

2 说明

SN74AHCT138Q 3 线至 8 线解码器/多路信号分离器设计用于需要极短传播延迟时间的高性能存储器解码和数据路由应用。在高性能存储器系统中，可使用此解码器来尽可能地消除系统解码的影响。与使用快速使能电路的高速存储器一同使用时，该解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引起的有效系统延迟可以忽略不计。

封装信息
器件型号 封装(1) 封装尺寸(2) 本体尺寸(3)
SN74AHCT138Q-Q1 BQB（WQFN，16） 3.5mm x 2.5mm 3.5mm x 2.5mm
D（SOIC，16） 9.9mm x 6mm 9.9mm x 3.9mm
PW（TSSOP，16） 5.00mm x 6.4mm 5.00mm x 4.40mm
(1) 有关更多信息，请参阅第 10 节。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 本体尺寸（长 × 宽）为标称值，不包括引脚。
GUID-638CE3F0-9071-4E40-A51B-6B5E1F0FB931-low.jpg逻辑图（正逻辑）