ZHCSS11L october   1995  – may 2023 SN54AHCT00 , SN74AHCT00

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Noise Characteristics
    8. 6.8 Operating Characteristics
  8. 7 Parameter Measurement Information
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Balanced CMOS Push-Pull Outputs
      2. 8.3.2 TTL 兼容型 CMOS 输入
      3. 8.3.3 Clamp Diode Structure
    4. 8.4 Device Functional Modes
  10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
        1. 9.2.1.1 电源注意事项
        2. 9.2.1.2 输入注意事项
        3. 9.2.1.3 输出注意事项
      2. 9.2.2 详细设计过程
      3. 9.2.3 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 Trademarks
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11Mechanical, Packaging, and Orderable Information

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • D|14
  • RGY|14
  • DGV|14
  • DB|14
  • PW|14
  • BQA|14
  • N|14
  • NS|14
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

’AHCT00 器件以正逻辑执行布尔函数 Y = A • B 或 Y = A + B。

封装信息(1)
器件型号封装封装尺寸（标称值）
SN54AHCT00J（CDIP，14）19.56mm × 6.67mm
W（CFP，14）9.21mm × 5.97mm
FK（LCCC，20）8.89mm × 8.89mm
SN74AHCT00D（SOIC，14）8.65mm × 3.91mm
DB（SSOP，14）6.20mm × 5.30mm
DGV（TVSOP，14）3.60mm × 4.40mm
N（PDIP，14）19.30mm x 6.35mm
NS（SOP，14）10.30mm × 5.30mm
RGY（QFN，14）3.50mm × 3.50mm
BQA（WQFN，14）3.00mm x 2.50mm
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
GUID-02A5AC4B-6030-4337-9C34-B3DDFAFFBBB4-low.png逻辑图，每个逻辑门（正逻辑）