ZHCSF35D October 2014 – February 2025 PGA300
PRODUCTION DATA
在 PGA300 可用于任何应用之前,必须通过将各种 EEPROM 寄存器设置为所需值来配置该器件。表 7-1 列出了所有必须配置的 EEPROM 寄存器及其各自的默认配置。可通过写入 EEPROM 寄存器 部分中列出的相应 EEPROM 地址来配置寄存器。
| 寄存器 | 值 | 说明 |
|---|---|---|
| DAC_CONFIG | 0x00 | DAC 设置为绝对电压输出。 |
| OP_STAGE_CTRL | 0x08 | 输出配置为 4mA 至 20mA 电流输出模式。 |
| BRDG_CTRL | 0x00 | 电桥励磁设置为 2.5V。 |
| P_GAIN_SELECT | 0x00 | P 增益设置为 5V/V。 |
| T_GAIN_SELECT | 0x00 | T 增益设置为 1.33V/V。 |
| TEMP_CTRL | 0x40 | ITEMP 驱动已禁用且 T 信号链被设置为 VINT+ – VINT–。 |
| TEMP_SE | 0x00 | T 增益设置为单端配置。 |
| NORMAL_LOW_LSB | 0x67 | DAC 正常低电平输出设置为 0x0667。必须在校准期间更新。 |
| NORMAL_LOW_MSB | 0x06 | DAC 正常低电平输出设置为 0x0667。必须在校准期间更新。 |
| NORMAL_HIGH_LSB | 0x9A | DAC 正常高电平输出设置为 0x399A。必须在校准期间更新 |
| NORMAL_HIGH_MSB | 0x39 | DAC 正常高电平输出设置为 0x399A。必须在校准期间更新。 |
| LOW_CLAMP_LSB | 0x34 | DAC 钳位低电平输出设置为 0x0334。必须在校准期间更新。 |
| LOW_CLAMP_MSB | 0x03 | DAC 钳位低电平输出设置为 0x0334。必须在校准期间更新。 |
| HIGH_CLAMP_LSB | 0xCF | DAC 钳位高电平输出设置为 0x3CCF。必须在校准期间更新。 |
| HIGH_CLAMP_MSB | 0x3C | DAC 钳位高电平输出设置为 0x3CCF。必须在校准期间更新。 |
| DIAG_ENABLE | 0x00 | 诊断已禁用。 |
| EEPROM_LOCK | 0x00 | EEPROM 已解锁。 |
| AFEDIAG_CFG | 0x07 | 诊断下拉 (1MΩ) 和上拉 (1MΩ) 电阻器已启用, INP_UV 阈值 = 10%,INP_OV 阈值 = 70% |
| AFEDIAG_MASK | 0x33 | INP_UV、INP_OV 和 PGAIN_UV、PGAIN_OV 检测已启用。 |
| SERIAL_NUMBER_BYTE0/1/2/3 | 0x00 | 客户指定的序列号。 |
| EEPROM_CRC_VALUE_USER | 0xB8 | 如果启用诊断,则必须在每次更改 EEPROM 时更新。 |