ZHCSUD9 January 2024 LMK5C33216AS1
PRODUCTION DATA
TDC 输入将比较所选基准输入的 R 分频器时钟与来自 VCO 的 DPLL 反馈分频器时钟的相位。TDC 输出会生成一个与相位误差相对应的数字校正字,该相位误差由 DPLL 环路滤波器进行处理。