ZHCSOY4C September   2021  – February 2026 LMK1D2102 , LMK1D2104

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 热性能信息
    6. 6.6 电气特性
    7. 6.7 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 失效防护输入
    4. 8.4 器件功能模式
      1. 8.4.1 LVDS 输出端接
      2. 8.4.2 输入端接
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

输入端接

LMK1D210x 输入可与 LVDS、LVPECL、HCSL 或 LVCMOS 驱动器连接。

LVDS 驱动器可以通过直流和交流耦合连接到 LMK1D210x 输入,分别如图 8-3 和图 8-4 所示。

LMK1D2102 LMK1D2104 连接到 LMK1D210x 输入的 LVDS 时钟驱动器(直流耦合)图 8-3 连接到 LMK1D210x 输入的 LVDS 时钟驱动器(直流耦合)
LMK1D2102 LMK1D2104 连接到 LMK1D210x 输入的 LVDS 时钟驱动器(交流耦合)图 8-4 连接到 LMK1D210x 输入的 LVDS 时钟驱动器(交流耦合)

图 8-5 展示了如何将 LVPECL 输入连接到 LMK1D210x。如果信号摆幅大于 1.6VPP,则需要使用串联电阻器来降低 LVPECL 信号摆幅。

LMK1D2102 LMK1D2104 连接到 LMK1D210x 输入的 LVPECL 时钟驱动器图 8-5 连接到 LMK1D210x 输入的 LVPECL 时钟驱动器

图 8-6 展示了如何将 LVCMOS 时钟输入直接耦合到 LMK1D210x。

LMK1D2102 LMK1D2104 连接到 LMK1D210x 输入的 1.8V、2.5V 或 3.3V LVCMOS 时钟驱动器图 8-6 连接到 LMK1D210x 输入的 1.8V、2.5V 或 3.3V LVCMOS 时钟驱动器

未使用的输入可以保持悬空,从而减少了对额外元件的需求。