3 说明

LMK1D1212 时钟缓冲器通过超小延迟，将两个中的任一可选时钟输入（IN0 和 IN1）分配给 12 对差分 LVDS 时钟输出（OUT0 至 OUT11）。类似地，LMK1D1216 将分配 16 对差分 LVDS 时钟输出（OUT0 至 OUT15）。LMK1D121x 系列可接受两个时钟源传入一个输入多路复用器。输入可以为 LVDS、LVPECL、LP-HCSL、HCSL、CML 或 LVCMOS。

LMK1D121x 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时，对未使用的负输入引脚施加适当的偏置电压（请参阅图 9-6）。

IN_SEL 引脚用于选择要发送到输出的输入。如果该引脚保持开路，该引脚将禁用输出（静态低电平）。该器件支持失效防护功能。该器件还整合了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。