ZHCSCX8D April   2012  – October 2014 DS90UB925Q-Q1

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用范围
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 Handling Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 DC Electrical Characteristics
    6. 6.6 AC Electrical Characteristics
    7. 6.7 Recommended Timing for the Serial Control Bus
    8. 6.8 Switching Characteristics
    9. 6.9 Typical Charateristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  High Speed Forward Channel Data Transfer
      2. 7.3.2  Low Speed Back Channel Data Transfer
      3. 7.3.3  Backward Compatible Mode
      4. 7.3.4  Common Mode Filter Pin (CMF)
      5. 7.3.5  Video Control Signal Filter
      6. 7.3.6  EMI Reduction Features
        1. 7.3.6.1 Input SSC Tolerance (SSCT)
      7. 7.3.7  LVCMOS VDDIO Option
      8. 7.3.8  Power Down (PDB)
      9. 7.3.9  Remote Auto Power Down Mode
      10. 7.3.10 Input PCLK Loss Detect
      11. 7.3.11 Serial Link Fault Detect
      12. 7.3.12 Pixel Clock Edge Select (RFB)
      13. 7.3.13 Low Frequency Optimization (LFMODE)
      14. 7.3.14 Interrupt Pin — Functional Description And Usage (INTB)
      15. 7.3.15 Internal Pattern Generation
      16. 7.3.16 GPIO[3:0] and GPO_REG[8:4]
        1. 7.3.16.1 GPIO[3:0] Enable Sequence
        2. 7.3.16.2 GPO_REG[8:4] Enable Sequence
      17. 7.3.17 I2S Transmitting
        1. 7.3.17.1 Secondary I2S Channel
      18. 7.3.18 Built In Self Test (BIST)
        1. 7.3.18.1 BIST Configuration and Status
          1. 7.3.18.1.1 Sample BIST Sequence
        2. 7.3.18.2 Forward Channel And Back Channel Error Checking
    4. 7.4 Device Functional Modes
      1. 7.4.1 Configuration Select (MODE_SEL)
      2. 7.4.2 Repeater Application
        1. 7.4.2.1 Repeater Configuration
        2. 7.4.2.2 Repeater Connections
    5. 7.5 Programming
    6. 7.6 Register Maps
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curves
  9. 9 Power Supply Recommendations
    1. 9.1 Power Up Requirements and PDB Pin
    2. 9.2 CML Interconnect Guidelines
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档　
    2. 11.2 商标
    3. 11.3 静电放电警告
    4. 11.4 术语表
  12. 12机械封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 具有 I2C 兼容串行控制总线的双向控制接口通道接口
  • 支持高清 (720p) 数字视频格式
  • 支持 RGB888 + VS，HS，DE 和 I2S 音频
  • 支持两个 10 位摄像机视频流
  • 支持 5 至 85MHz 并行时钟 (PCLK)
  • 通过 1.8V 或 3.3V 兼容 LVCMOS I/O 接口实现 3.3V 单电源运行
  • 长达 10 米的 AC 耦合生成树协议 (STP) 互连
  • 并行 LVCMOS 视频输出
  • 具有嵌入式时钟的直流均衡和扰频数据
  • 支持中继器应用
  • 内部模式生成
  • 低功率模式最大限度地减少了功率耗散
  • 汽车应用级产品：符合 AEC-Q100 2 级要求
  • >8kV 人体模型 (HBM) 和 ISO 10605 静电放电 (ESD) 等级
  • 向下兼容至 FPD-Link II

2 应用范围

  • 汽车导航显示屏
  • 后座娱乐系统
  • 汽车驾驶员辅助系统
  • 车载百万象素级摄像机系统

3 说明

DS90UB925Q-Q1 串行器与 DS90UB926Q-Q1 解串器相连，可提供完整的数字接口以实现汽车显示屏和图像传感应用中高速视频、音频和控制数据的并行传输。

该芯片组非常适合高清 (HD) 格式的车载视频显示系统和具有百万象素级分辨率的车载视觉系统。 DS90UB925Q-Q1 整合了嵌入式双向控制通道和低延迟 GPIO 控制。 该芯片组将一个并行接口转换为一个单对高速串行接口。 FPD-Link III 串行总线方案支持通过单个差分链路实现高速视频数据传输和双向控制通信的全双工控制。 通过单个差分对整合视频数据和控制可减少互连线尺寸和重量，同时还消除了偏差问题并简化了系统设计。

DS90UB925Q-Q1 串行器内嵌时钟，可通过直流扰频 & 均衡数据有效载荷，并将信号电平转换为高速低压差分信令。 最多有 24 个数据位可随视频控制信号一同串化。

串行传输通过用户可选的去加重功能进行优化。 低压差分信令的使用、数据换序和随机生成以及展频定时兼容性最大限度地减少了电磁干扰 (EMI)。

器件信息(1)

部件号 封装 封装尺寸（标称值）
DS90UB925Q-Q1 WQFN (48) 7.00mm x 7.00mm
  1. 要了解所有可用封装，请见数据表末尾的可订购产品附录。
30143327.gif