ZHCSXP7A January 2003 – December 2024 CD54AC109 , CD74AC109
PRODUCTION DATA
2 说明
CD74AC109-Q1 器件包含两个独立的 J-K 正边沿触发式触发器。预设 (PRE) 或清零 (CLR) 输入端的低电平会设置或复位输出，不受其他输入端的电平的影响。当 PRE 和 CLR 处于非有效状态（高电平）时，满足设置时间要求的 J 和 K 输入端数据将在时钟 (CLK) 脉冲的正向边沿传输到输出端。此器件符合汽车类应用的要求。
器件信息
| 器件型号 | 封装(1) | 本体尺寸(2) |
|---|---|---|
| CDx4AC109 | D（SOIC，16） | 9.90mm x 3.90mm |
| N（PDIP，16） | 19.3mm x 6.35mm | |
| J（CDIP、16） | 19.56mm x 6.92mm |
(1) 如需了解更多信息，请参阅机械、封装和可订购信息。
(2) 本体尺寸（长 × 宽）为标称值，不包括引脚。
逻辑图