ZHCSLH5L August   1998  – February 2026 CD4049UB , CD4050B

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性：DC
    6. 5.6 电气特性：AC
    7. 5.7 典型特性
  7. 6 参数测量信息
    1. 6.1 测试电路
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PW|16
  • NS|16
  • N|16
  • DW|16
  • D|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

CD4049UB 和 CD4050B 器件为反相和同相六路缓冲器，仅使用一个电源电压 (VCC) 即可实现逻辑电平转换。使用这些器件进行逻辑电平转换时，输入信号高电平 (VIH) 可以超过 VCC 电源电压用于逻辑电平转换。这些器件可用作 CMOS 至 DTL 或 TTL 转换器，并可直接驱动两个 DTL 或 TTL 负载。VCC = 5V，VOL ≤ 0.4V 且 IOL ≥ 3.3mA。

封装信息
器件型号 封装(1) 封装尺寸(2)
CD4049UBE、CD4050BE N (PDIP, 16) 6.35mm × 19.30mm
CD4049UBD、CD4050BD D（SOIC，16） 9.90mm × 3.91mm
CD4049UBDW、CD4050BDW DW (SOIC, 16) 10.30mm × 7.50mm
CD4049UBNS、CD4050BNS SO (16) 10.30mm × 5.30mm
CD4049UBPW、CD4050BPW PW（TSSOP，16） 5.00mm × 4.40mm
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
CD4049UB CD4050B CD4049UB 的原理图
6 个相同单位中的 1 个
CD4049UB 的原理图
CD4049UB CD4050B CD4050B 的原理图
6 个相同单位中的 1 个
CD4050B 的原理图