ZHCSIA4E May   2018  – March 2019 AFE7681 , AFE7683 , AFE7684 , AFE7685 , AFE7686

PRODUCTION DATA.  

  1. 1器件概述
    1. 1.1 特性
    2. 1.2 应用
    3. 1.3 说明
    4. 1.4 功能方框图
  2. 2修订历史记录
  3. 3Device Comparison
  4. 4器件和文档支持
    1. 4.1 器件支持
      1. 4.1.1 第三方产品免责声明
    2. 4.2 文档支持
      1. 4.2.1 相关文档
    3. 4.3 相关链接
    4. 4.4 Community Resources
    5. 4.5 商标
    6. 4.6 静电放电警告
    7. 4.7 Export Control Notice
    8. 4.8 Glossary
  5. 5机械、封装和可订购信息
    1. 5.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1.1 特性

  • 14 位分辨率
  • 采样率：
    • DAC：9GSPS
    • ADC：3GSPS
  • 射频频率范围：高达 5.2GHz
  • 最大射频信号带宽
    • 四通道模式 (4T4R)：800MHz（单频带）；300MHz（双频带）
    • 双通道模式 (2T2R)：1200MHz (TX)/1000MHz (RX)（单频带）；800MHz（双频带）
  • 每 RX 通道配备片上双频可选择 DSA
  • 集成型 TX DSA 功能
  • 数字：
    • 双频带数字上变频器 (DUC)
    • 双频带数字下变频器 (DDC)
    • 用于 DUC/DDC 的 32 位 NCO
    • 插值率：6 倍、8 倍、9 倍、12 倍、16 倍、18 倍、24 倍、36 倍
    • 抽取率：/2、/3、/4、/6、/8、/9、/12、/16、/18、/24、/32
    • 适用于 TDD 的 RX/FB 动态转换
  • 接口：
    • 8 个高达 15Gbps 的 SerDes 收发器
    • 采用 8b/10b 编码的 16 位和 12 位 JESD204B 传输层格式
    • 子类 1 多器件同步
  • 时钟：
    • 用于生成 DAC 和 ADC 时钟的内部 PLL/VCO
  • 封装：17mm x 17mm FC BGA，间距为 0.8mm
  • 电源：1.85V、1.15V、1.0V、–1.8V