ZHCUBW0 March   2024 LMX1204

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 主要产品
      1. 2.3.1 LMX1204
      2. 2.3.2 TPS62913
      3. 2.3.3 TPS7A4700
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
    2. 3.2 测试设置
    3. 3.3 测试结果
  10. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
    2. 4.2 工具与软件
    3. 4.3 文档支持
    4. 4.4 支持资源
    5. 4.5 商标
  11. 5作者简介

1 系统说明

级联时钟分配参考设计使用多个 LMX1204 器件将单个时钟输入分配到 16个时钟输出。该器件的工作频率高达 12.8GHz，支持为高速数据转换器应用进行高频时钟分配。该设计还使用 JESD204B 数字接口协议向数据转换器提供 16 个 SysRef 信号。有 4 个适用于 FPGA 时钟的额外低速时钟输出。该设计还包含对输入时钟信号进行分频或倍频的选项。所有输出均经过同步处理，以保持数据转换器器件阵列内的确定性延迟。