ZHCUBU3 August   2023 AFE539A4

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 硬件说明
      1. 2.1.1 工作原理
        1. 2.1.1.1 信号定义
    2. 2.2 硬件设置
      1. 2.2.1 静电放电警告
      2. 2.2.2 电源配置和跳线设置
      3. 2.2.3 连接硬件
  9. 3软件
    1. 3.1 软件设置
      1. 3.1.1 操作系统
      2. 3.1.2 软件安装
    2. 3.2 软件说明
      1. 3.2.1 启动软件
      2. 3.2.2 软件功能
        1. 3.2.2.1 顶层配置页面
        2. 3.2.2.2 底层配置页面
  10. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单
  11. 5其他信息
    1.     商标
  12. 6德州仪器 (TI) 相关文档

2.1.1 工作原理

图 3-1 展示了 AFE539A4EVM 电路板的简化原理图。可通过两个 16 引脚连接器访问所有 DAC 引脚。来自板载控制器的 GPIO、I2C 和 SPI 信号通过三个电平转换器连接到 AFE。每个电平转换器都可以单独禁用，以便在 AFE 以独立模式运行时，断开板载控制器 GPIO、I2C 和 SPI 信号与 AFE 的连接。

默认硬件根据 AFE539A4 建议的配置指南进行设置。AEN 引脚通过上拉电阻器连接到 VDD，以便通过硬件启用 ADC。

AIN2 引脚作为比较器输入，默认连接到 VDD（通过上拉电阻器）。

FB1 和 OUT1 引脚通过 R6 电阻器连接在一起，用于启用闭环放大器输出。如果不希望使用此功能，则断开 R6 电阻器。

AIN0 引脚是 ADC 输入引脚。

有关更多详细信息，请参阅 AFE539A4 数据表或 AFE539A4EVM 原理图。

GUID-20230821-SS0I-ZFCK-BXF0-T6F6MM7QBSD8-low.svg图 2-1 AFE539A4EVM 硬件简化原理图