模拟输入模块结构

www.ti.com 上的模拟输入模块终端设备 应用页面提供了有关 TI PLC 模拟输入解决方案的丰富信息源。此页面支持 AIN 模块的通用结构，如图 2 所示。

图 2 模拟输入模块结构

本文档重点说明 AIN 模块之间的差异主要在于模拟前端子系统。

分辨率和转换时间是通常决定 AIN 架构选择的两个基本规格。分辨率是指表示为 ADC 代码的可分辨模拟输入电平的数量，转换时间是将单个通道转换为数字代码所需的时间。分辨率和转换时间在本质上决定了前端的核心器件，即模数转换器 (ADC)。

周期时间是 AIN 模块的另一个重要规格。周期时间是指转换所有输入通道所需的时间。如果通道是按顺序转换的（如在多路复用系统中），则周期时间等于通道数乘以转换时间（tCycle = N × tConv；其中 N 是通道数）。如果通道是并行转换的（就像在同步采样 (simsam) 系统中那样），则 (tCycle = tConv)。

AIN 模块的 ADC 速度应该有多快？

模拟输入模块采样的典型工业和工艺信号本质上较慢且带宽有限。一些输入（例如压力）可能会经历快速转换，控制器需要捕获这些转换，在这些情况下可以定义更宽的带宽。尽管输入带宽通常受到限制，但这具有欺骗性，导致设计人员认为 ADC 较慢。由于通道数量较多和取平均值要求，可能需要更高的 ADC 采样率。

考虑这样一个示例，设计人员希望为多路复用 8 通道 AIN 模块选择单通道 ADC。假设不需要平均值计算，并且通道带宽仅为 2kHz，因此每通道需要 4kSPS。由于依次有 8 个通道，因此 ADC 需要更高的采样率（吞吐量），最低 32kSPS。每个通道的转换时间 (tConv = 1 / 32kSPS) = 31.25μs)。请注意，本例中的周期时间为 tCycle = 8 × tConv = 252μs。

此示例说明，开始时要符合每通道 2kHz 带宽的基本要求，最终需要 32kSPS 的 ADC 吞吐量和 31.25μs 的转换时间。如果需要更高的带宽或更多的每通道样本数进行平均计算，则 ADC 的吞吐量要求会增加。

多通道前端架构

模拟输入模块的多通道模拟前端本质上有四种不同的架构。这些模块在以下方面有所不同：可支持的共模电压、拥有的 ADC 内核数量及其集成度。

1. 通道间隔离式架构在所有架构中均支持最高共模电压范围。但是，通道间要求每个通道具有单独的前端、ADC、隔离式电源和信号隔离，从而导致成本更高，面积通常也更大。
2. 同步采样 (simsam) ADC 在所有架构中具有最短的周期时间。当需要在通道之间进行同步时，例如对电源线的 3 个相位或振动传感器的 3 个轴进行采样时，Simsam 也至关重要。
3. 具有集成多路复用器的多通道 ADC：这种模块通常能够以更优成本实现特定性能。与外部多路复用器架构相比，具有集成多路复用器的多通道 ADC 通常可实现更短的扫描时间。
4. 外部多路复用器可作为成本最低的多通道设计，在器件选择方面也具有一定的灵活性。图 3 显示了此架构为何需要更多设计工作，多路复用器和驱动器输出经历了非常大的瞬变，因此稳定时间是此类架构转换时间的限制因素。

图 3 多通道前端类型

表 1 总结了这些架构之间的主要区别。

多路复用架构

本产品概述将重点介绍多路复用架构。大多数 PLC 输入模块采用多路复用架构。为简单起见，本文档考虑了高输入阻抗类型的模块，首先讨论差分输入，然后介绍相应的单端前端。

图 4 以两个正交比例尺显示了不同的架构，一个用于分辨率（12 位至 24 位），另一个用于转换时间（200μs 转换时间降至 2μs）。这些设计可归类为使用逐次逼近寄存器 (SAR) ADC 实现的中等分辨率（高达 16 位）和主要依靠 DS ADC 的高分辨率（16 至 24 位之间）。

可以根据转换时间对每组设计（中分辨率或高分辨率）进行进一步划分，如图 4 所示。每个架构都由架构 1：单端高压 SAR 到架构 8：Simsam Δ-Σ 中讨论的参考编号（1 到 8）表示。

图 4 多路复用架构选择图

架构 1：单端高压 SAR

第一种架构基于高压输入 100kSPS SAR ADS8689，该架构集成了可编程增益放大器 (PGA) 和电压基准。该 ADC 为单端，输入阻抗为 1MΩ，因此可使用精密仪表放大器 (INA) 将差分输入信号转换为单端输出信号并提供高输入阻抗。INA 之前有一个低泄漏差分 MUX507，可支持 8 个通道。无需输入缩放，因为 ADS8689 可直接支持高达 ±12V 的输入。

鉴于 INA 和集成 PGA/滤波器的稳定时间，该架构非常适合根据所需的分辨率实现 80μs 至 120μs 的最短转换时间。ADS8681 或 ADS8685 器件具有更高的采样率，可以通过求平均值来提高噪声性能。

图 5 架构 1

INA823 的一种替代方案是 INA188 器件，该器件提供更低的噪声和偏移误差，但带宽更低、I_Q 更高。选择 INA 的标准是低偏移和增益漂移、高 CMRR、低噪声、高压摆率和带宽。

ADS86xx 是一款单输入 ADC，具有 12 至 18 位的分辨率以及 100kSPS 至 1MSPS 的采样速度，因此可为系统实施提供极大的灵活性。请注意，较高的采样频率不会缩短转换时间，但可以使用较高的采样速度来计算每个通道多个样本的平均值并增加有效位数 (ENOB)。

在多路复用 SAR 架构中，有两个因素对于确定可实现的最短转换时间至关重要：(1) 前端（包括所有放大器）达到所需精度的稳定时间，(2) ADC 输入缓冲器的稳定时间，特别是在缓冲器带宽有限的情况下。这两个因素决定了最终速度，而不是 ADC 吞吐能力。

关于通道数量，其他多路复用器选项可用于 4 个通道。还可以选择使用故障保护多路复用器来简化输入保护。多路复用器的选择标准是使输入阻抗保持在高电平的低关断状态漏电流 < 0.2μA，用以降低电流测量误差的低导通状态漏电流，以及用以缩短稳定时间的低输出电容。

对于具有单端输入的模块，需要一个单端多路复用器后跟一个放大器。放大器必须具有高压摆率以支持快速趋稳，并具有相对较低的温漂以减少误差。以下列表显示了满足这些要求的放大器：

关于多路复用器选择，表 5 显示了单端前端设计的可用选项。

有关此类架构的详细设计原理图和性能，请参阅模拟输入模块的成本优化型高性能前端设计 应用手册。

架构 2：差分、低压 SAR

为了实现更短的转换时间，选择了 ADS886x 系列差分 SAR。ADC 没有输入滤波器，因此该 ADC 可以实现较短的稳定时间。该架构需要外部电压基准（例如 REF3040）和全差分驱动器（例如 THP210）。该差分驱动器没有高阻抗输入，因此在驱动器前面使用运算放大器缓冲器（例如 OPA2197）。当两个器件并联使用时，差分多路复用器 TMUX6209 会启用 8 通道输入。

图 6 架构 2

ADS88xx 系列包括 16 位和 18 位器件，采样率高达 1MSPS，如表 6 所示。

该器件系列的工作温度范围为 –40°C 至 85°C。

表 7 显示了其他放大器选项。请注意，较低的漂移通常伴随较高的电流消耗。

如果信号链需要 2.5V (REF3025) 和 3.3V (REF3033) 电平，而不是 REF3040 提供的 4.096V，则 REF30xx 系列电压基准也可以提供这些电平。

TIPD151 参考设计展示了此类架构，TIPD169 是单端实现的另一个示例。

架构 3：集成多路复用器 SAR

通过选择具有集成多路复用器的器件，可使用 SAR ADC 实现最短转换时间：ADS8688 具有 ±10V 输入的 16 位、500kSPS、8 通道 SAR ADC。对于差分输入，INA823 或 INA188 可用作高阻抗差分转单端转换器（增益为 1）。

图 7 架构 3

ADS8688 为每个通道提供短至 2µs 的转换时间。此外，ADS8688 属于 ADS86xx 器件系列，该系列具有不同的分辨率和通道数选项。

TIDA-01214 和 TIDA-00170 参考设计是此类架构的两个示例。

架构 4：高电压 Δ-Σ

ADS125H02 是一款 24 位、40kSPS、2 通道 Δ-Σ ADC，支持高达 ±20V 的输入信号。除了 TMUX6209 外，该器件还用于架构 4 中，以实现 8 通道高分辨率模拟输入前端。

该 ADC 具有数字滤波器，其延迟会将最小多路复用转换时间限制为 200µs。集成 PGA 和双激励电流源使该架构能够支持温度输入（RTD 和 TC 输入），从而创建通用模拟输入模块。

图 8 架构 4

表 4 和表 5 中列出了备选的差分或单端多路复用器。

在多路复用架构中使用 Δ-Σ 转换器时，设计人员需要注意 ADC 延迟参数或数字稳定时间。在通道之间切换时，需要将前一通道的旧样本从数字滤波器中清除，这需要多个时钟周期。ADS125H02 转换器以 40kSPS 运行时的最小延迟为 0.179ms，这意味着最短转换时间约为 180μs 至 200μs，相当于转换器在多路复用模式下使用时的最大吞吐量为 5.58kSPS。

有关该架构设计步骤的详细信息，请参阅具有可配置电压和电流输入的四通道差分输入 DAQ 前端电路 电路设计文档和使用 ADS125H02 简化 ±10V PLC 模拟输入模块信号链 应用简介。

架构 5：高分辨率 SAR

此架构类似于架构 3，使用更高分辨率的 SAR ADC ADS8924B、更高性能的全差分驱动器 THS4551、OPA2189 缓冲运算放大器和低泄漏差分多路复用器 MUX36D08。

图 9 架构 5

ADS89xxB 系列具有多个在 250kSPS 至 1MSPS 下运行的器件：

TIDA-01057 参考设计展示了此架构的前端设计。

架构 6：高速 Δ-Σ

当需要高分辨率且转换时间短至 10μs 时，可将 ADS127L11 24 位 1MSPS 单通道 Δ-Σ ADC 与 MUX36D08 和 INA851 结合使用。INA851 是一款失调电压为 35μV、带宽为 22MHz、输入噪声为 3.2nV/√Hz、压摆率为 37V/μs 的出色全差分精密 INA。4.096、5ppm REF6041 电压基准使该高线性度信号链能够实现高 SNR。

图 10 架构 6

与具有外部多路复用器的其他架构类似，可根据通道数量提供差分和单端多路复用器替代方案。请参阅表 4 和表 5。

可编程增益放大器 PGA855 是 INA851 的替代产品。另一个替代产品是双路高压摆率运算放大器（如 OPA2189），后接差分放大器（如 THS4551），类似于架构 5：高分辨率 SAR。

其他电压基准选项包括 2.5V REF6025 和高性能 REF70 系列。

有关此架构前端设计的某些方面，请参阅 THP210 和 ADS127L11 性能 应用手册。

同步采样架构

尽管多路复用输入架构可以实现相对较短的转换时间，但某些应用需要非常短的周期时间或对输入进行同步采样。在这些情况下，需要多个并行转换的 ADC。多个 ADC 可以是单独的器件，也可以是一个芯片中的多个 ADC 内核。

架构 7：Simsam SAR

设计中等分辨率系统时，可选择使用 ADS8588，这是一款 16 位、500kSPS、8 通道 simsam SAR ADC，具有集成前端和 2.5V 基准。使用 INA823 等 INA 将差分输入信号转换为 ADC 的单端输出，同时还提供高输入阻抗。

ADS8588 还集成了一个数字均值滤波器，能够通过均值计算来提高 SNR，但会以降低吞吐量为代价。

图 11 架构 7

ADS85xx 是一系列 simsam SAR ADC，提供 14b 至 18b 的分辨率、不同通道数量（4 至 8 之间）以及 200kSPS 至 500kSPS 的速度，如表 10 所示。

更多有关此架构的信息，请参阅 TIDA-00834 参考设计。

架构 8：Simsam Δ-Σ

对于需要更高分辨率同步采样的应用，请选择 Δ-Σ ADC，例如 ADS131A04。这款 24 位、128kSPS、4 通道同步采样 ADC 集成了电压基准，可用于 4 通道设计。但是，ADS131A04 需要驱动器放大器，因为该器件具有低输入阻抗。全差分放大器（例如 THS4561）用于驱动 ADC 输入并将输入信号调节到满量程电平 (±4V)。OPA2145 等双路运算放大器缓冲器用于驱动 THS4561，以实现高输入阻抗。

图 12 架构 8

TIDA-00835 参考设计是 simsam Δ-Σ 架构的一个示例。

比较 AIN 架构

采用不同架构可帮助模块设计人员根据目标要求优化性能与成本。不同的架构主要在可实现的转换时间和周期时间以及分辨率上有所不同。表 11 对这些差异进行了总结，假设所有架构都是差分的且具有 N 个通道，并给出了由包含星号的水平条表示的相对成本估算值。

本概述并未涵盖会影响前端设计的 AIN 模块的几个特性，相关内容在其他文献中进行介绍。这些特性包括：

• 支持高共模电压
• 支持双端子 V/I 输入
• 采用 5V 单电源的双极 ±10V 输入设计

器件选择

以下列表介绍了在设计多路复用输入时前端元件的相关参数。

• 对于多路复用器，低关断状态泄漏会增加输入阻抗。低导通状态泄漏可减小电流输入中的误差。高输入绝对最大电压简化了保护并支持更高的共模电压。低串扰可减少转换误差。而对于高采样率和大量通道的情况，低输出电容可缩短稳定时间。通常，导通状态阻抗在高阻抗通道情况下不起重要作用。
• 对于放大器，低温漂对于高分辨率通道非常重要。寻找支持多路复用器的零漂移放大器。低噪声对于高分辨率系统（18b 或更高）也很重要，可增加 ENOB。一些放大器具有可简化保护的过压保护。对于较短的转换时间，需要高转换率和宽带宽。
• 对于仪表放大器，需要低温漂和增益漂移，因为 INA 很难通过校准进行补偿。高 CMRR 和低噪声可改善 ENOB。为了实现较短的转换时间，需要高压摆率和宽带宽，过压保护有助于简化通道输入保护。