ZHCSE98K October 2014 – February 2024 TMS320F28075 , TMS320F28075-Q1 , TMS320F28076
PRODUCTION DATA
参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 |
---|---|---|---|---|---|
上电时间 | 500(2) | µs | |||
比较器输入 (CMPINxx) 范围 | 0 | VDDA | V | ||
以输入为基准的偏移量误差 | 低共模,反相输入设置为 50 mV | -20 | 20 | mV | |
迟滞(1) | 1x | 4 | 12 | 20 | CMPSS DAC LSB |
2x | 17 | 24 | 33 | ||
3x | 25 | 36 | 50 | ||
4x | 30 | 48 | 67 | ||
响应时间(从 CMPINx 输入更改到 ePWM X-BAR 输出或 X-BAR 输出的延迟) | 阶跃响应 | 21 | 60 | ns | |
斜坡响应 (1.65 V/µs) | 26 | ||||
斜坡响应 (8.25 mV/µs) | 30 | ||||
电源抑制比 (PSRR) | 高达 250 kHz | 46 | dB | ||
共模抑制比 (CMRR) | 40 | dB |
CMPSS 输入必须保持低于 VDDA + 0.3V,以确保正常工作。如果 CMPSS 输入超过此电平,内部阻塞电路将内部比较器与外部引脚隔离,直至外部引脚电压返回到 VDDA + 0.3V 以下。在此期间,内部比较器输入将处于浮动状态,并能在大约 0.5µs 内衰减至 VDDA 以下。在此之后,比较器可能会开始输出不正确的结果,具体取决于其他比较器输入的值。
节 6.10.2.1.2 显示了 CMPSS DAC 静态电气特征。图 6-41 显示了 CMPSS DAC 静态偏移量。图 6-42 显示了 CMPSS DAC 静态增益。图 6-43 显示了 CMPSS DAC 静态线性。