1 引言

许多医疗设备设计需要低延迟通信或自定义通信协议。TI 具有可编程实时单元 (PRU) 内核的 Sitara 处理器旨在满足这些需求，而无需在设计中添加额外的现场可编程门阵列 (FPGA)、应用特定集成电路 (ASIC)、复杂可编程逻辑器件 (CPLD)。

一些潜在用例包括：

有多种类型监控参数的临床监控设备，这些参数包括心电图 (ECG)、肌电图 (EMG)、脉动氧血红素饱和度 (SpO2)、温度和生物电阻抗。但是，这些参数通常需要实时刷新。为满足这些实时需求，可能需要在多参数模块和主板之间使用非标准接口或协议。

在成像系统中，使用连续波 (CW) 多普勒来测量人体内部的血流。解调的多普勒频率生成同相 (I) 和正交 (Q) 数据作为输出。需要使用模数转换器 (ADC) 来支持 3MHz 以上的同步采样率和 14-16 位精度。ADC 输出通常是并行 CMOS 或增强型 SPI。在 X 射线平板检测器 (FPD) 中通过直接成像将电荷转换为数字数据需要模拟前端读出电子器件。数字信号处理器 (DSP)、FPGA、ASIC 或这些器件的组合应用信号调节。这些处理器还管理通过高速接口与外部图像处理单元进行的高速串行或并行通信。

在体外聚合酶链反应 (PCR) 检测系统中，由多波段光源激发样本。需要在单个处理器上捕获来自荧光检测信号链的多个模拟信号，以便进一步处理。当需要将两个以上的 ADC 与处理器连接时，由于共享同一个 SPI DMA 数据路径，所以具有多个 SPI 接口的处理器同时访问两个以上 ADC 的能力受到限制。PRU 允许同时访问多个 ADC。有关更多信息，请参阅使用多个 ADC 的同步相干 DAQ 的灵活接口 (PRU-ICSS) 参考设计 设计指南。

在这些应用场景中，与 FPGA 或 CPLD 相比，大多数流水线型 CPU 处理器都有一个根本缺点：流水线型处理器具有更高的延迟和更高的抖动。由于 FPGA 或 CPLD 具有灵活性和低延迟，所以非常适合用于这些场景，但添加 FPGA 会增加复杂性和系统成本。TI 具有 PRU 内核的 Sitara 处理器经过精心设计，无需在设计中添加 FPGA、CPLD 即可适合这些场景。本应用手册演示了 PRU 的超快速通用输入/输出 (GPIO)、板侧 RAM 和移出/移入外设如何通过串行或并行接口实现高速定制通信。