设计目标

设计说明

LVDS 信号恢复电路在数字系统中用来检索失真时钟或数据波形。由于存在杂散电容、杂散电感或传输线反射，这些时钟和数据信号在长迹线上会衰减和失真。该比较器用于检测衰减和失真的输入信号，并将其转换为满量程 LVDS 输出信号。此电路还可用于从单端信号转换为 LVDS 信号。在这种情况下，动态基准电压将连接到比较器的反相终端，该端从输入信号中提取共模电压。

设计说明

1. 选择具有低输入失调电压和快速传播延迟的比较器。
2. 应使用切换频率大于输入信号频率的比较器，以便正确地处理传入数字信号。如果数据表中没有规定下限值，则 30% 的裕量足以满足工艺和温度变化要求。
3. 信号应绕动态基准的波形中点对称，从而准确地确定输入信号的共模电压。对于占空比超出 30% 至 70% 的信号，动态基准必须替换为外部基准源。

设计步骤（LVDS 输入）

1. 将 LVDS 输入的正负部分分别连接到比较器的同相和反相端子。
2. 确保 LVDS 信号通过两个输入端之间连接的 100Ω 电阻 R₁ 正确端接。
3. 将 VCC 连接到 TLV3605 SHDN 引脚以禁用器件的关断功能。
4. 使用两个节点之间连接的 100Ω 电阻 R_L 端接输出信号。
5. 如果输入信号除了衰减之外还有噪声，TLV3605 能够通过其可调迟滞功能来处理噪声。该引脚可由电压源驱动或连接到 VEE 的电阻器，并可使比较器具有高达 65mV 的迟滞，并根据引脚上所示电压锁存输出。有关更多信息，请参阅 TLV3604、TLV3605 具有 LVDS 输出的 800ps 高速 RRI 比较器 数据表。对于该电路，通过将 600kΩ 电阻器连接到 VEE 来实现 10mV 的迟滞从而抵消嘈杂的输入信号。

设计步骤（单端输入）

1. 将比较器的同相输入设置为输入数据信号。
2. 使用电容器 C₁ 和电阻器 R₁ 从低通网络创建动态基准。将网络的输入连接到同相输入端，将输出连接到反相输入端。
3. 调整动态基准值的大小，使其截止频率明显低于输入信号的工作频率，同时确保网络的时间常数足够小，从而实现最大响应度。将 C₁ 设为 0.1μF，将时间常数 $\tau$ 设计为 10μs，计算需要的电阻器值：
   $\tau = R_1{C}_1$
   ${\text{10μs = R}}_1{\text{(100nF) ⇒ R}}_1\text{ = 100Ω}$
   使用求解的电阻值，确保截止频率仍然明显低于输入信号频率。
   $f_{cutoff}=\frac{1}{2\pi R_1{C}_1}=\frac{1}{2\pi \left(100\Omega \right)\left(100nF\right)}=15.915khz\ll 1GHz$
   时间常数 $\tau$ 与 f_cutoff 成反比。τ 越快 $，$ 动态基准输出节点对输入的反应越强，同时将截止频率推高。然而，如果动态基准的截止频率接近输入信号的工作频率，网络的输出就无法正确滤除输入信号的高频分量，从而无法产生稳定的直流基准电压来与输入信号进行比较。

   平衡信号的准确滤波和 $\tau$ 为启动时间。当系统在未充电状态下启动时，一旦激活系统，就会有一段时间（大约 5 $\tau$ ），直到反相输入端的电压电平处于准确电平。

4. 将 VCC 连接到 TLV3605 SHDN 引脚以禁用器件的关断功能。
5. 使用两个节点之间连接的 100Ω 电阻 R_L 端接输出信号。
6. 如果输入信号除了衰减之外还有噪声，TLV3605 能够通过其可调迟滞功能来处理噪声。该引脚可由电压源驱动或连接到 VEE 的电阻器，并可使比较器具有高达 65mV 的迟滞，并根据引脚上所示电压锁存输出。有关更多信息，请参阅 TLV3604、TLV3605 具有 LVDS 输出的 800ps 高速 RRI 比较器 数据表。对于该电路，通过将 600kΩ 电阻器连接到 VEE 来实现 10mV 的迟滞从而抵消嘈杂的输入信号。

设计仿真

瞬态仿真结果

LVDS 输入

单端输入

设计参考资料

有关 TI 综合电路库的信息，请参阅模拟工程师电路手册。

请参阅电路 SPICE 仿真文件 SNOM771 (LVDS) 和 SNOM710（单端）。

有关大量比较器主题（包括迟滞、传播延迟和输入共模范围）的更多信息，请参阅 TI 高精度实验室。

设计特色比较器

设计备用比较器