ZHCACB1 February   2023 AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1

 

  1.   摘要
  2.   商标
  3. 1引言
    1. 1.1 更改 Cortex-A53 时钟频率
  4. 2处理器内核基准测试
    1. 2.1 Dhrystone
  5. 3计算和存储系统基准测试
    1. 3.1 存储器带宽和延迟
      1. 3.1.1 LMBench
      2. 3.1.2 STREAM
      3. 3.1.3 临界存储器访问延迟
    2. 3.2 CoreMark-Pro
    3. 3.3 快速傅里叶变换
    4. 3.4 加密基准测试
  6. 4应用基准测试
    1. 4.1 机器学习推理
  7. 5参考文献

3.2 CoreMark-Pro

CoreMark®-Pro 测试了整个处理器，增加了对多核技术，整数和浮点工作负载以及用于利用更大存储子系统的数据集的全面支持。CoreMark-Pro 的组件利用各种级别的高速缓存，数据存储容量高达 3MB。许多但并非所有测试会使用 P 线程，以便允许执行多个内核。分数随内核数量的增加而增加，但总是低于线性增加（双核分数小于单核分数的 2 倍）。

请勿将 CoreMark-Pro 与更小巧的 CoreMark 混淆，后者和 Dhrystone 一样，都是包含在现代处理器 L1 缓存中的微基准测试。

CoreMark-Pro 未包含在 SDK 中。它可以从官方托管网站下载。在此测试中，直接克隆代码并将其内置在 AM62Ax EVM 中。所有正式的 CoreMark-Pro 规则都已得到满足，例如确保每个工作负载的执行时间至少是最小计时器分辨率的 1000 倍。表 3-5 展示了单核、双核和四核 A53 在 1.25GHz 和 1.4GHz 下的 CoreMark-Pro 结果。

表 3-5 CoreMark®-Pro 结果
1.25GHz 时的
Arm-Cortex-A53 (iter/s)		 并行缩放 1.4GHz 时的
Arm-Cortex-A53 (iter/s)		 并行缩放
单核 837 1 965 1
双核 1,548 1.81 1,723 1.8
四核 2,465 2.9 2,694 2.82