3 將 EMI 降到最低的技術

將 EMI 降到最低的幾種常見的 PCB 設計技術，也會在參考文件 [1]、[10]、[11] 中詳細說明：

• 正確接地。這是減少輻射排放的最有效方式之一。小心接地可避免接地環路用作天線。使用接地面也有助於減少迴路區，並為訊號提供傳回路徑，進而降低 EMI 的潛在性。但在其他情況下，接地面可能會在敏感節點上建立天線，並增加輻射排射 (請參閱圖 5 中的特定範例)。
• 元件置放。以最小化訊號走線長度的方式置放元件，特別是對於高速訊號。將數位和類比零組件分開，以避免干擾。
• 直線、短軌路由。以直線路由高速走線並保持最短，可將 EMI 的潛在性降到最低。此外，請注意避免在走線中產生直角，以免造成反射及訊號損失。
• 使用去來耦電容器。去耦電容器可為接地的高頻雜訊提供短傳回路徑。將去耦電容器置放在儘可能靠近 IC 的電源供應針腳的地方。
• 受控阻抗。控制訊號走線的阻抗符合來源和負載的阻抗，有助於防止可能導致輻射排放的訊號反射。
• 屏蔽。有時，在 PCB 的某些區域使用金屬屏蔽或屏蔽材料可防止輻射排放。
• 使用濾波器。濾波器可阻擋造成輻射排放的特定頻率，在電源供應電路中尤其實用。
• 層疊。在多層 PCB 中，請注意以最小化 EMI 的方式排層。一般而言，在電源層和接地層間交替是較好的做法，因為這有助於減少迴路區，並為訊號提供傳回路徑。地面上層與底層可做為內部訊號層的屏蔽場，例如產生輻射放射的時脈。
• 避免時脈諧波。時鐘訊號會產生干擾電路其他部分的諧波。展頻技術可幫助將這些諧波散播出去，並降低其影響。
• EMI 模擬。輻射式排放模擬工具可以幫助預測和最小化 PCB 設計階段本身的 EMI [12]、[13]。

圖 3 是圖 2 中導入的類比訊號鏈詳細電路圖。

圖 4 而且 圖 5 說明在 AMC131M03 對應 PCB 佈局中採用輻射減排技術的應用。 圖 4 顯示「良好」佈局，保留高電壓域中 ADC 輸入和電源路由的短路軌跡 (AMC131M03 佈局左側的 PCB 區域)，並置放旁路電容器 C1、C6、C8、C9、C11、C13、C14 和 C24 靠近 IC。

降低 EMI 時，隔離式接地節點 ISO_GND 的接地系統是一個重要層面。最小化軌跡長度，而不將接地面置於高電壓域中，可將此節點上的天線降至最低，進而將輻射發射降至最低 [14]。鐵氧體磁珠 F1 和 F2 插入電源連接 DCDC_OUT 和 DCDC_HGND，以阻擋高頻雜訊。您也可在過度輻射排放的頻率 (視 PCB 設計而定) 以與電壓量測的電阻分壓器串聯置放額外具有高阻抗的鐵氧體磁珠 (F3)。

圖 5 說明「不良」佈局，顯示連接至 ISO_GND 節點的接地面，此方式可做為天線使用，並可大幅增加輻射排放 [14]。

圖 6 和 圖 7 展示使用圖 4中描述的佈局實現對 AMC131M03 PCB 進行的輻射發射量測。量測結果採用配置為 3m 距離的水平和垂直偏移的寬頻天線，符合半回波室中的 CISPR 11 要求。ADC 正在 CLKIN 接腳接收連續時脈，並且正在產生轉換結果。但是，當排放曲線特徵時，沒有序列周邊介面通訊。此設計符合 CISPR 11 Class A 與 Class B 標準與 13dB 容限，為具備資料與電源強化隔離功能的 ADC 提供市面上最低輻射排放性能。