ZHCSUA4 December   2023 TAD5212

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求：I2C 接口
    7. 6.7  开关特性：I2C 接口
    8. 6.8  时序要求：SPI 接口
    9. 6.9  开关特性：SPI 接口
    10. 6.10 时序要求：TDM、I2S 或 LJ 接口
    11. 6.11 开关特性：TDM、I2S 或 LJ 接口
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 串行接口
        1. 7.3.1.1 控制串行接口
        2. 7.3.1.2 音频串行接口
          1. 7.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 7.3.1.2.2 IC 间音频 (I2S) 接口
          3. 7.3.1.2.3 左对齐 (LJ) 接口
        3. 7.3.1.3 通过共享总线使用多个器件
        4. 7.3.1.4 锁相环 (PLL) 和时钟生成
        5. 7.3.1.5 输出通道配置
        6. 7.3.1.6 基准电压
        7. 7.3.1.7 可编程麦克风偏置
        8. 7.3.1.8 信号链处理
          1. 7.3.1.8.1 DAC 信号链
            1. 7.3.1.8.1.1 可编程通道增益和数字音量控制
            2. 7.3.1.8.1.2 可编程通道增益校准
            3. 7.3.1.8.1.3 可编程数字高通滤波器
            4. 7.3.1.8.1.4 可编程数字双二阶滤波器
            5. 7.3.1.8.1.5 可编程数字混频器
            6. 7.3.1.8.1.6 可配置数字内插滤波器
              1. 7.3.1.8.1.6.1 线性相位滤波器
                1. 7.3.1.8.1.6.1.1 采样速率：16kHz 或 14.7kHz
                2. 7.3.1.8.1.6.1.2 采样速率：24kHz 或 22.05kHz
                3. 7.3.1.8.1.6.1.3 采样速率：32kHz 或 29.4kHz
                4. 7.3.1.8.1.6.1.4 采样速率：48kHz 或 44.1kHz
                5. 7.3.1.8.1.6.1.5 采样速率：96kHz 或 88.2kHz
                6. 7.3.1.8.1.6.1.6 采样速率：384kHz 或 352.8kHz
        9. 7.3.1.9 中断、状态和数字 I/O 引脚多路复用
    4. 7.4 器件功能模式
    5. 7.5 寄存器映射
      1. 7.5.1 TAD5212_P0 寄存器
      2. 7.5.2 TAD5212_P1 寄存器
      3. 7.5.3 TAD5212_P3 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
  10. 9 电源相关建议
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11Mechanical, Packaging, and Orderable Information
    1. 11.1 Tape and Reel Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
7.3.1.8.1.4 可编程数字双二阶滤波器

该器件支持多达 12 个可编程数字双二阶滤波器，可用于 DAC 信号链，限制为每通道 3 个滤波器。这些高效滤波器可实现所需的频率响应。TAD5112 还支持适用于双通道回放使用案例的动态可编程双二阶滤波器。在数字信号处理中，数字双二阶滤波器是具有两个极点和两个零点的二阶递归线性滤波器。方程式 2 给出了每个双二阶滤波器的传递函数：

方程式 2. GUID-BC2B8BC9-15A8-4F51-BCDC-655425304DBE-low.gif

对于具有默认系数的双二阶滤波器部分，其频率响应在增益为 0dB（全通滤波器）时是平坦的。主机器件可以通过对双二阶系数进行编程来覆盖频率响应，从而实现低通、高通或任何其他必要频率整形所需的频率响应。如表 7-16 所述，可以根据 P0_R115 的 DAC_DSP_BQ_CFG[1:0] 寄存器设置为每个输出通道分配这些双二阶滤波器。通过将 DAC_DSP_BQ_CFG[1:0] 设置为 2'b00，可禁用所有回放通道的双二阶滤波，并且如果系统应用不需要额外的滤波，则主机器件可以选择该设置。有关更多详细信息，请参阅 TAC5212 可编程双二阶滤波器配置和应用 应用报告。

表 7-16 双二阶滤波器在输出通道中的分配
可编程双二阶滤波器使用 P0_R115_D[3:2] 寄存器设置的记录输出通道分配
DAC_DSP_BQ_CFG[1:0] = 2'b01
（每通道 1 个双二阶滤波器）		DAC_DSP_BQ_CFG[1:0] = 2'b10（默认值）
（每通道 2 个双二阶滤波器）		DAC_DSP_BQ_CFG[1:0] = 2'b11
（每通道 3 个双二阶滤波器）
双二阶滤波器 1分配至输出通道 1分配至输出通道 1分配至输出通道 1
双二阶滤波器 2分配至输出通道 2分配至输出通道 2分配至输出通道 2
双二阶滤波器 3分配至输出通道 3分配至输出通道 3分配至输出通道 3
双二阶滤波器 4分配至输出通道 4分配至输出通道 4分配至输出通道 4
双二阶滤波器 5未使用分配至输出通道 1分配至输出通道 1
双二阶滤波器 6未使用分配至输出通道 2分配至输出通道 2
双二阶滤波器 7未使用分配至输出通道 3分配至输出通道 3
双二阶滤波器 8未使用分配至输出通道 4分配至输出通道 4
双二阶滤波器 9未使用未使用分配至输出通道 1
双二阶滤波器 10未使用未使用分配至输出通道 2
双二阶滤波器 11未使用未使用分配至输出通道 3
双二阶滤波器 12未使用未使用分配至输出通道 4

表 7-17 所示为寄存器空间中的双二阶滤波器系数映射。

表 7-17 双二阶滤波器系数寄存器映射
可编程双二阶滤波器双二阶滤波器系数寄存器映射可编程双二阶滤波器双二阶滤波器系数寄存器映射
双二阶滤波器 1P16_R8-R27双二阶滤波器 7P17_R8-R27
双二阶滤波器 2P16_R28-R47双二阶滤波器 8P17_R28-R47
双二阶滤波器 3P16_R48-R67双二阶滤波器 9P17_R48-R67
双二阶滤波器 4P16_R68-R87双二阶滤波器 10P17_R68-R87
双二阶滤波器 5P16_R88-R107双二阶滤波器 11P17_R88-R107
双二阶滤波器 6P16_R108-R127双二阶滤波器 12P17_R108-R127