ZHCSTF3H June   2007  – February 2024 CDCE913 , CDCEL913

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 EEPROM Specification
    7. 5.7 Timing Requirements: CLK_IN
    8. 5.8 Timing Requirements: SDA/SCL
    9. 5.9 Typical Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Control Terminal Configuration
      2. 7.3.2 Default Device Configuration
      3. 7.3.3 SDA/SCL Serial Interface
      4. 7.3.4 Data Protocol
    4. 7.4 Device Functional Modes
      1. 7.4.1 SDA/SCL Hardware Interface
    5. 7.5 Programming
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Spread-Spectrum Clock (SSC)
        2. 8.2.2.2 PLL Frequency Planning
        3. 8.2.2.3 Crystal Oscillator Start-up
        4. 8.2.2.4 Frequency Adjustment with Crystal Oscillator Pulling
        5. 8.2.2.5 Unused Inputs/Outputs
        6. 8.2.2.6 Switching Between XO and VCXO Mode
      3. 8.2.3 Application Curves
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Register Maps
    1. 9.1 SDA/SCL Configuration Registers
  11. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 Trademarks
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

CDCE913 和 CDCEL913 器件是基于模块化锁相环 (PLL) 且兼具低成本和高性能的可编程时钟合成器。它们最多可从单个输入频率中生成 3 个输出时钟。借助集成的可配置 PLL，可在系统内针对任何时钟频率（高达 230MHz）对每个输出进行编程。

CDCx913 具有单独的输出电源引脚 (VDDOUT)，对于 CDCEL913，此引脚上的电压为 1.8V，而对于 CDCE913，此引脚上的电压为 2.5V 至 3.3V。

此输入接受一个外部晶振或 LVCMOS 时钟信号。凭借可选片载 VCXO，可将输出频率与外部控制信号同步。

PLL 支持 SSC（扩频时钟），从而改善抗电磁干扰 (EMI) 性能。

为了轻松实现器件自定义来满足应用需要，该器件支持使用非易失性 EEPROM 进行编程。所有器件设置均可通过串行数据/串行时钟 (SDA/SCL) 总线（一种二线制串行接口）进行编程。

CDCx913 在 1.8V 环境下工作，工作温度范围为 –40°C 至 85°C。

封装信息
器件型号封装(1)封装尺寸(2)
CDCE913
CDCEL913		PW（TSSOP，14）5mm × 6.4mm
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
GUID-40921EDE-6F47-4302-8CAD-2EB15F37214B-low.svg典型应用原理图