ZHCSPR9 December   2023 AFE782H1 , AFE882H1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  时序图
    8. 5.8  典型特性：VOUT DAC
    9. 5.9  典型特性：ADC
    10. 5.10 典型特性：参考文献
    11. 5.11 典型特性：HART 调制解调器
    12. 5.12 典型特性：电源
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  数模转换器 (DAC) 概述
        1. 6.3.1.1 DAC 电阻串
        2. 6.3.1.2 DAC 缓冲器放大器
        3. 6.3.1.3 DAC 传递函数
        4. 6.3.1.4 DAC 增益和偏移校准
        5. 6.3.1.5 可编程压摆率
        6. 6.3.1.6 DAC 寄存器结构和清除状态
      2. 6.3.2  模数转换器 (ADC) 概述
        1. 6.3.2.1 ADC 操作
        2. 6.3.2.2 ADC 自定义通道序列发生器
        3. 6.3.2.3 ADC 同步
        4. 6.3.2.4 ADC 偏移校准
        5. 6.3.2.5 外部监控输入
        6. 6.3.2.6 温度传感器
        7. 6.3.2.7 自诊断多路复用器
        8. 6.3.2.8 ADC 旁路
      3. 6.3.3  可编程超限警报
        1. 6.3.3.1 基于警报的中断
        2. 6.3.3.2 警报操作配置寄存器
        3. 6.3.3.3 警报电压发生器
        4. 6.3.3.4 温度传感器警报功能
        5. 6.3.3.5 内部基准警报功能
        6. 6.3.3.6 ADC 警报功能
        7. 6.3.3.7 故障检测
      4. 6.3.4  IRQ
      5. 6.3.5  HART 接口
        1. 6.3.5.1  FIFO 缓冲器
          1. 6.3.5.1.1 FIFO 缓冲器访问
          2. 6.3.5.1.2 FIFO 缓冲器标志
        2. 6.3.5.2  HART 调制器
        3. 6.3.5.3  HART 解调器
        4. 6.3.5.4  HART 调制解调器模式
          1. 6.3.5.4.1 半双工模式
          2. 6.3.5.4.2 全双工模式
        5. 6.3.5.5  HART 调制和解调仲裁
          1. 6.3.5.5.1 HART 接收模式
          2. 6.3.5.5.2 HART 发送模式
        6. 6.3.5.6  HART 调制器时序和前导码要求
        7. 6.3.5.7  HART 解调器时序和前导码要求
        8. 6.3.5.8  HART 通信的 IRQ 配置
        9. 6.3.5.9  使用 SPI 进行 HART 通信
        10. 6.3.5.10 使用 UART 进行 HART 通信
        11. 6.3.5.11 存储器内置自检 (MBIST)
      6. 6.3.6  内部基准
      7. 6.3.7  集成精密振荡器
      8. 6.3.8  精密振荡器诊断
      9. 6.3.9  一次性可编程 (OTP) 存储器
      10. 6.3.10 GPIO
      11. 6.3.11 计时器
      12. 6.3.12 唯一芯片标识符 (ID)
      13. 6.3.13 暂存区寄存器
    4. 6.4 器件功能模式
      1. 6.4.1 DAC 断电模式
      2. 6.4.2 寄存器内置自检 (RBIST)
      3. 6.4.3 复位
    5. 6.5 编程
      1. 6.5.1 通信设置
        1. 6.5.1.1 SPI 模式
        2. 6.5.1.2 UART 模式
        3. 6.5.1.3 SPI + UART 模式
        4. 6.5.1.4 HART 功能设置选项
      2. 6.5.2 GPIO 编程
      3. 6.5.3 串行外设接口 (SPI)
        1. 6.5.3.1 SPI 帧定义
        2. 6.5.3.2 SPI 读取和写入
        3. 6.5.3.3 帧错误校验
        4. 6.5.3.4 同步
      4. 6.5.4 UART 接口
        1. 6.5.4.1 UART 中断模式 (UBM)
          1. 6.5.4.1.1 连接 FIFO 缓冲器和寄存器映射
      5. 6.5.5 状态位
      6. 6.5.6 看门狗计时器
  8. 7 寄存器映射
    1. 7.1 AFEx82H1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 多通道配置
    2. 8.2 典型应用
      1. 8.2.1 4mA 至 20mA 电流变送器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 电流环路控制
          2. 8.2.1.2.2 HART 连接
          3. 8.2.1.2.3 输入保护和整流
          4. 8.2.1.2.4 系统电流预算
        3. 8.2.1.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.1.5 可编程压摆率

压摆率功能可控制输出电压或电流的变化速率。默认情况下已禁用该功能，但可以通过向 DAC_CFG.SR_EN 位写入逻辑 1 来启用该功能。在禁用压摆率控制功能的情况下，输出会以受输出驱动电路和所连负载限制的速率发生平滑变化。

启用该功能后，输出不会直接在两个值之间转换。相反，输出会以 DAC_CFG.SR_STEP[2:0] 和 DAC_CFG.SR_CLK[2:0] 定义的速率进行数字步进。SR_CLK 定义数字转换更新的速率。SR_STEP 定义每次更新时输出值的变化量。寄存器说明显示了 SR_STEP 和 SR_CLK 的不同设置。

输出转换所需的时间表示为方程式 6：

方程式 6. S l e W   T i m e   =   D e l t a   C o d e   C h a n g e S l e W   S t e p   ×   S l e W   C l o c k   R a t e

其中

  • Slew Time 以秒为单位进行表示
  • Slew Step 由 DAC_CFG.SR_STEP 控制
  • Slew Clock Rate 由 DAC_CFG.SR_CLK 控制

启用压摆率控制功能后，输出会以编程的压摆率发生变化。这种配置会导致输出形成梯形。如果清除代码置为有效（请参阅节 6.3.1.6），则输出将以编程的压摆率转换为 DAC_CLR_CODE 值。当写入新的 DAC 数据后，输出开始以当前 DAC 代码和新 DAC 数据确定的压摆率转换为新值。

有两种压摆率控制模式可供使用：线性（默认）和正弦。图 6-3 和图 6-4 分别显示了典型的上升和下降 DAC 输出波形。

GUID-20210704-CA0I-5KFW-BSSZ-BRMFB4B3JNS1-low.png
在 40Ω 分流器上测得的 4mA (0x0BA3) 至 24mA (0xF45D) 电流
图 6-3 线性压摆率：上升
GUID-20210704-CA0I-Q9Z3-LTW4-VPXXCZ9VN8ZR-low.png
在 40Ω 分流器上测得的 24mA (0xF45D) 至 4mA (0x0BA3) 电流
图 6-4 线性压摆率：下降

正弦模式可实现快速 DAC 稳定，同时改善模拟变化率特性。正弦模式由 DAC_CFG.SR_MODE 位进行选择。图 6-5 和图 6-6 分别显示了具有正弦压摆率控制功能的典型上升和下降 DAC 输出波形。

GUID-20210704-CA0I-7GT3-HFFK-9GZP02DNXSTT-low.png
在 40Ω 分流器上测得的 4mA (0x0BA3) 至 24mA (0xF45D) 电流
图 6-5 正弦压摆率：上升
GUID-20210704-CA0I-JR8N-BPGV-HR9C1G1ZLN7C-low.png
在 40Ω 分流器上测得的 24mA (0xF45D) 至 4mA (0x0BA3) 电流
图 6-6 正弦压摆率：下降

如果在 DAC 执行压摆率命令时禁用了压摆率功能，则会中止压摆率操作，且 DAC 输出将转至目标代码。