ZHCSSC8 December 2023 ADS1114L , ADS1115L
PRODUCTION DATA
10.4.1 布局指南
在为模拟和数字元件进行印刷电路板 (PCB) 布局布线时，应遵循最佳设计实践。为了获得出色性能，请将模拟元件 [例如 ADC、放大器、基准、数模转换器 (DAC) 和模拟多路复用器] 与数字元件 [例如微控制器、复杂的可编程逻辑器件 (CPLD)、现场可编程逻辑门阵列 (FPGA)、射频 (RF) 收发器、通用串行总线 (USB) 收发器以及开关稳压器] 相分离。图 10-12 展示了良好的元件放置示例。尽管 图 10-12 给出了良好的组件布局示例，各应用的最佳布局只针对特定的几何尺寸、组件和 PCB 制造能力。即没有适用于所有设计的布局布线方式，因此在使用模拟组件进行设计时必须小心谨慎。
图 10-12 系统组件布局下面概述了 ADS111xL 布局的一些基本建议，旨在实现 ADC 的出色性能。不良的电路布局可能会毁掉良好的设计。
- 分离模拟信号和数字信号。首先，在布局允许的情况下，将电路板分为模拟部分和数字部分。在布线时使数字线路远离模拟线路。这种放布置方式可防止数字噪声耦合回到模拟信号中。
- 用接地填充物填充信号层上的空白区域。
- 提供良好的接地返回路径。信号返回电流在阻抗最小的路径上流动。如果接地平面被切割或有其他引线阻止电流在信号引线旁边流动，则电流必须找到另一条路径返回到源以完成电路。较长的返回电流路径会增加信号辐射的几率。敏感信号更容易受到 EMI 干扰的影响。
- 在电源上使用旁路电容器来降低高频噪声。不要在旁路电容器和有源器件之间放置过孔。将旁路电容器放置在尽可能靠近有源器件的同一层上可产生最佳结果。
- 考虑布线的电阻和电感。通常，输入端的引线具有电阻，这些电阻会与输入偏置电流发生反应，从而导致额外的误差电压。减小源信号和返回电流所包围的环路面积，以便减小路径中的电感。减小电感以降低 EMI 拾取，并减小器件观察到的高频阻抗。
- 对于测量源的两个输入，差分输入必须相匹配。
- 采用差分连接的模拟输入之间必须放置差分电容。差分测量的最佳输入组合使用相邻的模拟输入线（例如 AIN0、AIN1 和 AIN2、AIN3）。必须选择高品质差分电容。理想陶瓷片式电容器是 C0G (NPO)，这些电容器具有稳定的性能和低噪声特性。