TPS7A8300
- Ultralow Dropout: 125 mV Maximum at 2 A
- Output Voltage Noise: 6 µVRMS
- Power-Supply Ripple Rejection:
- 40 dB at 1 MHz
- Input Voltage Range:
- Without BIAS: 1.4 V to 6.5 V
- With BIAS: 1.1 V to 6.5 V
- Two Output Voltage Modes:
- ANY-OUT™ Version (User-Programmable Output via PCB Layout):
- No External Resistor Required
- Output Voltage Range: 0.8 V to 3.95 V
- Adjustable Version:
- Output Voltage Range: 0.8 V to 5.0 V
- ANY-OUT™ Version (User-Programmable Output via PCB Layout):
- 1.0% Accuracy Over Line, Load, and Temperature
- Stable with a 22-µF Output Ceramic Capacitor
- Programmable Soft-Start Output
- Power-Good (PG) Output
- Available Packages:
- 5-mm × 5-mm VQFN-20
- 3.5-mm × 3.5-mm VQFN-20
The TPS7A8300 is a low-noise (6 µVRMS), low-dropout voltage regulator (LDO) capable of sourcing a 2-A load with only 125 mV of maximum dropout.
The TPS7A8300 output voltages are fully user-adjustable (up to 3.95 V) using a printed circuit board (PCB) layout without the need of external resistors, thus reducing overall component count. For higher output voltage applications, the device achieves output voltages up to 5 V with the use of external resistors. The device supports very low input voltages (down to 1.1 V) with the use of an additional BIAS rail.
With very high accuracy (1% over line, load, and temperature), remote sensing, and soft-start capabilities to reduce inrush current, the TPS7A8300 is ideal for powering high-current, low-voltage devices such as high-end microprocessors and field-programmable gate arrays (FPGAs).
The TPS7A8300 is designed to power-up noise-sensitive components in high-speed communication applications. The very low-noise, 6-µVRMS device output and high broad-bandwidth PSRR (40 dB at 1 MHz) minimizes phase noise and clock jitter in high-frequency signals. These features maximize performance of clocking devices, analog-to-digital converters (ADCs), and digital-to-analog converters (DACs).
For applications where positive and negative low-noise rails are required, consider TIs TPS7A33 family of negative high-voltage, ultralow-noise linear regulators.
技術文件
設計與開發
如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。
ADS54J20EVM — ADS54J20 雙通道、12 位元 1.0-GSPS 類比轉數位轉換器評估模組
ADS54J20 和 LMK04828 是透過易於使用的軟體 GUI 進行控制,可針對各種用途快速配置。
(...)
ADS54J40EVM — ADS54J40 雙通道、14 位元 1.0-GSPS 類比轉數位轉換器評估模組
ADS54J40EVM 是一種評估模組 (EVM),可用於評估德州儀器 (TI) 的 ADS54J40 和 LMK04828 時鐘抖動清除器。ADS54J40 是一款低功耗、14 位元、1-GSPS 類比轉數位轉換器 (ADC),擁有具備 JESD204B 介面的緩衝類比輸入和輸出。此 EVM 具有變壓器耦合類比輸入,可適應廣泛的訊號來源和頻率。LMK04828 為完整的 JESD204B 子類 1 計時解決方案,提供超低抖動和相位雜訊 ADC 取樣時鐘,以及系統參考時鐘和裝置取樣時鐘。
ADS54J40EVM 經由高速 FMC+接頭直接連接到 TSW14J56EVM (...)
ADS54J69EVM — ADS54J69 雙通道、16 位元、500 MSPS 類比轉數位轉換器評估模組
ADS54J69EVM 是一種評估模組 (EVM),可用於評估德州儀器 (TI) 的 ADS54J69 和 LMK04828 時鐘抖動清除器。ADS54J69 是一款低功耗、16 位元、500-MSPS 類比轉數位轉換器 (ADC),擁有具備 JESD204B 介面的緩衝類比輸入和輸出。此 EVM 具有變壓器耦合類比輸入,可適應廣泛的訊號來源和頻率。LMK04828 為完整的 JESD204B 子類 1 計時解決方案,提供超低抖動和相位雜訊 ADC 取樣時鐘,以及系統參考時鐘和裝置取樣時鐘。
ADS54J69 和 LMK04828 是透過易於使用的軟體 GUI (...)
TPS7A8300EVM-209 — TPS7A8300 低壓差電壓穩壓器評估模組
TPS7A8300EVM-579 — 適用於低雜訊、高精度、超低壓差電壓穩壓器的 TPS7A8300 評估模組
TPS7A8300EVM-579 評估模組係針對典型組態而設計,旨在評估適用於高速通訊系統的 TPS7A8300 2A 低壓降穩壓器之運作與性能。
EVM 電路板主要配置爲參考設計,可供需要高達 2 A 動態負載電流的工程應用。
PMLKLDOEVM — 採用 TPS7A4901 和 TPS7A8300 的 TI-PMLK LDO 試驗電路板
我們的 TI-PMLK LDO 實驗電路板隸屬於 TI 電源管理實驗套件 (TI-PMLK) 系列。TI-PMLK 系列提供動手實作的學習方式,以加強對電源供應知識的理解。模組化格式可讓您依自身需求客製化 TI-PMLK 系列的學習體驗,以達到對電源設計理解的最大效益。TI-PMLK LDO 實驗電路板採用 TPS7A4901 和 TPS7A8300 低壓降 (LDO) 電壓穩壓器。TI-PMLK LDO 實驗手冊 (PMLKLDOEVMB) 涵蓋理論與實驗內容,包括針對穩態、暫態與動態條件的各種測試,模擬實際應用情境。
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
並聯低壓差 (LDO) 計算器是以 Microsoft® Excel® 為基礎的工具,可為使用鎮流器電阻器的並聯 LDO 穩壓器提供最壞情況分析。此工具可幫助使用者判斷所需的並聯 LDO 穩壓器最小數量,以及適合系統要求集的最佳鎮流器電阻。
在並聯應用中使用的常用 LDO 穩壓器的產品規格書資訊會預先填入計算機中。使用者可根據自己的系統需求,評估最符合其系統需求的 LDO 穩壓器裝置。
許多 TI 參考設計包含 TPS7A8300
使用我們的參考設計選擇工具,以檢視並找出最適合您的應用和參數的設計。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGW) | 20 | Ultra Librarian |
| VQFN (RGR) | 20 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。