現在提供此產品的更新版本
可直接投入的替代產品，相較於所比較的裝置，具備升級功能
TPS51200-Q1
- Qualified for Automotive Applications
- AEC-Q100 Test Guidance With the Following Results:
- Device Temperature Grade 1: –40°C to 125°C Ambient Operating Temperature
- Device HBM ESD Classification Level 2
- Device CDM ESD Classification Level C4B
- Input Voltage: Supports 2.5-V Rail and 3.3-V Rail
- VLDOIN Voltage Range: 1.1 V to 3.5 V
- Sink/Source Termination Regulator Includes Droop Compensation
- Requires Minimum Output Capacitance of 20-µF (typically 3 × 10-µF MLCCs) for Memory Termination Applications (DDR)
- PGOOD to Monitor Output Regulation
- EN Input
- REFIN Input Allows for Flexible Input Tracking Either Directly or Through Resistor Divider
- Remote Sensing (VOSNS)
- ±10-mA Buffered Reference (REFOUT)
- Built-in Soft Start, UVLO and OCL
- Thermal Shutdown
- Meets DDR, DDR2 JEDEC Specifications; Supports DDR3, DDR3L, Low-Power DDR3 and DDR4 VTT Applications
- VSON-10 Package With Exposed Thermal Pad
The TPS51200-Q1 device is a sink and source double-data-rate (DDR) termination regulator specifically designed for low input voltage, low-cost, low-noise systems where space is a key consideration.
The TPS51200-Q1 device maintains a fast transient response and only requires a minimum output capacitance of 20 µF. The TPS51200-Q1 device supports a remote sensing function and all power requirements for DDR, DDR2, DDR3, DDR3L, Low Power DDR3 and DDR4 VTT bus termination.
In addition, the TPS51200-Q1 device provides an open-drain PGOOD signal to monitor the output regulation and an EN signal that can be used to discharge VTT during S3 (suspend to RAM) for DDR applications.
The TPS51200-Q1 device is available in the thermally-efficient VSON-10 package, and is rated both green and Pb-free. The device is specified from –40°C to 125°C.
技術文件
| 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | TPS51200-Q1 Sink and Source DDR Termination Regulator datasheet (Rev. C) | PDF | HTML | 2016年 7月 25日 |
| Application note | DDR VTT Power Solutions: A Competitive Analysis (Rev. A) | 2020年 7月 9日 | ||
| Technical article | Improving DDR Memory Performance in Automotive Applications | PDF | HTML | 2017年 6月 22日 | |
| Application note | Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs | 2010年 4月 28日 | ||
| Application note | Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices | 2010年 4月 20日 | ||
| Application note | Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472) | 2010年 3月 31日 | ||
| Application note | 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) | 2010年 3月 26日 | ||
| Application note | Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs | 2010年 3月 26日 | ||
| Application note | TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers | 2010年 3月 26日 |
設計與開發
電源供應解決方案
探索包括 TPS51200-Q1 的解決方案。TI 提供適用於 TI 與非 TI 之系統單晶片 (SoC)、處理器、微控制器、感測器或現場可編程邏輯閘陣列 (FPGA) 的電源供應解決方案。
TPS51200EVM — TPS51200 汲極源極 DDR 終端穩壓器
TPS51200EVM 評估板 HPA322A 旨在評估 TI 成本最佳化的 DDR/DDR2/DDR3/LP DDR3 VTT 終端穩壓器 TPS51200 的性能和特性。TPS51200 旨在為 DDR 記憶體提供適當的終止電壓與 10-mA 緩衝參考電壓，該電壓涵蓋 DDR (2.5 V/1.25 V)、DDR2 (1.8 V/0.9 V)、DDR3 (1.5 V/0.75 V)、LP DDR3 (1.2 V/0.6 V) 規格，且僅需最少外部零組件。
VANTRON-3P-AM6411 — Vantron Technology G405 2ETH 2COM 邊緣運算閘道
G405 industrial edge computing gateway is an Arm®-based high-performance solution built for industrial applications. The gateway features dual-SIM 4G connectivity, Wi-Fi, Bluetooth, and five Ethernet jacks, while supporting a virtual private network (VPN) to address diversified networking (...)
TPS51200 TINA-TI Start-Up Transient Reference Design
TIDA-01425 — 具有乙太網路和 CAN 的車用獨立閘道參考設計
TIDA-080004 — 適用於擴增實境抬頭顯示的電子與 LED 驅動器參考設計
TIDA-00805 — 適用於 ADAS 和資訊娛樂系統的車用無電池處理器電源參考設計
TIDA-00801 — 車用無電池資訊娛樂系統處理器電源參考設計
優點：
(...)
TIDA-00346 — 適用於入門級核心應用處理器架構 ADAS 系統的成本最佳化電源供應器解決方案
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VSON (DRC) | 10 | Ultra Librarian |
訂購與品質
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。