SN74S1051

現行

12 位元蕭特基絕緣層二極體匯流排終端陣列

立即訂購

產品規格表

document-pdfAcrobat SN74S1051 datasheet (Rev. B) (英文)

SN74S1051

現行

產品規格表

立即訂購

產品詳細資料

Technology family

S

Bits (#)

12

Rating

Catalog

Operating temperature range (°C)

0 to 70

Technology family

S

Bits (#)

12

Rating

Catalog

Operating temperature range (°C)

0 to 70

PDIP (N)

16

181.42 mm² (19.3 mm × 9.4 mm)

SOIC (D)

16

59.4 mm² (9.9 mm × 6 mm)

SOP (NS)

16

79.56 mm² (10.2 mm × 7.8 mm)

TSSOP (PW)

16

32 mm² (5 mm × 6.4 mm)

Designed to Reduce Reflection Noise
Repetitive Peak Forward Current to 200 mA
12-Bit Array Structure Suited for Bus-Oriented Systems

Designed to Reduce Reflection Noise
Repetitive Peak Forward Current to 200 mA
12-Bit Array Structure Suited for Bus-Oriented Systems

This Schottky barrier diode bus-termination array is designed to reduce reflection noise on memory bus lines. This device consists of a 12-bit high-speed Schottky diode array suitable for clamping to V_CC and/or GND.

filter

尋找其它專業邏輯 IC

下載

技術文件

找不到結果。請清除您的搜尋條件，然後再試一次。

檢視所有 1

重要文件	類型	標題	格式選項	下載最新的英文版本		日期
*	資料表	SN74S1051 datasheet (Rev. B)				2003/2/21

SN74S1051

12 位元蕭特基絕緣層二極體匯流排終端陣列

SN74S1051

產品詳細資料

技術文件

訂購與品質

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇